bus ddr, quad pumped, ecc..

[Gen.Web]

Avrei una domanda che mi assilla da giorni.
Mettiamo che io abbia un circuito che ha ritardi di circa 6 ns. La frequenza massima consentita è di circa 166 mhz. Se io i dati li volessi leggere sia sul fronte di salita che di discesa, il clock lo dovrei fare andare a 166 mhz/2? Quindi nel caso dei vari bus ddr e quad pumped, il leggere sui due fronti è per evitare di avere un clock alto con tutte le conseguenze che ne derivano (calore,energia in +)?