2 cicli di clock????

[alexio22]

Mi potete dire il significato delle due parole scritte nel titolo del 3d perchè lo so solo in modo approsimativo.....

[alexio22]

up

[Marinelli]

Il front side bus è la frequenza impostata sulla scheda madre (per esempio 66mhz per i primi PII, 100/133 mhz per i PIII e così via).

Se fai una ricerca su un motore qualsiasi troverai risposta all'altra domanda, che io non so chiarirti bene.

Ciao

[pnx]

Il segnale di clock è un segnale a onda quadra, quindi un segnale che continua a cambiare di livello (diciamo 0, +5V)

Una sola transizione di livello ripetuta all'interno del segnale è definita periodo, o ciclo di clock in questo caso.


Se un processore riceve il segnale di clock a 1GHz, vuol dire che il periodo è pari a 1/1000000000 secondi, cioè 1nS.

Quando un processore esegue delle istruzioni, ogni istruzione può durare più o meno cicli di clock; ciò dipende in base alla complessità della stessa.

Se per esempio, per il processore in questione, si suppone che l'istruzione ADD (addizziona) impieghi due cilci di clock, vuol dire che il processore impigherà 2nS per compiere l'operazione completa di addizione.

[Athlon]

La Pipeline, presente in in molte CPU, e' assimilabile ad una catena di montaggio e permette di velocizzare le operazioni suddividendole in pezzettini.

Le singole operazioni sono piu' lente ma nel complesso la CPU e' piu' veloce.

Ad esempio una CPU senza Pipe impiega 2 ccicli di clock per fare un addizione, vuol dire che in 100 cicli puo' fare 50 somme.

Una con pipe (ad esempio a 5 stadi) ci mette piu' tempo a partire (5 cicli solo per caricare la pipe) ma poi ad ogni ciclo esegue un operazione , quindi in 100 cicli riesce a fare 95 somme.


Lo svantaggio della pipeline e' che se non hai operazioni da fare in successione tutta la catena si ferma , si svuota e poi va fatta ripartire da zero.