Sono 50 le nuove istruzioni SSE4

[Redazione di Hardware Upg]

Link alla notizia: http://www.hwupgrade.it/news/cpu/18714.html

All'IDF Intel anticipa le caratteristiche del prossimo set di istruzioni SSE4, atteso al debutto con le future cpu a 45 nanometri di tecnologia produttiva

Click sul link per visualizzare la notizia.

[didjeridoo]

strano, e allora perchè su questo sito qua
http://www.tomshw.it/cpu.php?guide=20060910
Cpu-z riporta che il processore Core 2 quadro supporta già le istrusioni SSE4

[MasterGuru]

infatti...anche il Core 2 Quad ha le SSE4...che siano solo un prototipo di istruzioni?

[Nenco]

Veramente anche con il mio Core duo 2 vengono segnalate le istruzioni SSE4

[Catan]

infatti io sapevo che intel gia usasse le sse4 nei core 2 mentre amd le userà nei processori a 0.65 in uscita per il mese prossimo.
che queste nella news siano sse5 o estensioni alle sse4 attuali?

[Spawn80]

Confermo che il Core 2 DUO ha già le SSE4 .

[Criceto]

Originariamente inviato da Spawn80

Confermo che il Core 2 DUO ha già le SSE4 .

A quanto ho capito no. Hanno delle SSE 3 "espanse". Credo chiamate SSSE (notare le 3 S in più all'inizio).
Certo che la Intel coi nomi ci prende proprio...

Comunque sono molto più veloci delle SSE 3 "lisce" perchè eseguono le istruzioni a 128 bit in uno solo ciclo di clock, invece che 2.

[Aggiunta] link di wikipedia: http://en.wikipedia.org/wiki/SSSE3

[sirus]

Quello che non mi torna è il fatto che AMD potrebbe introdurre le SSE4 prima di Intel (se quelle attualmente contenute nei Core 2/Xeon sono delle SSE3 Extended) dato che AMD passerà a 65 nm. prima che Intel arriverà a 45 nm. (processo in cui saranno integrate le SSE4)... non credo che Intel faccia un regalo simile ad AMD.

[leoneazzurro]

Originariamente inviato da Criceto

A quanto ho capito no. Hanno delle SSE 3 "espanse". Credo chiamate SSSE (notare le 3 S in più all'inizio).
Certo che la Intel coi nomi ci prende proprio...

Comunque sono molto più veloci delle SSE 3 "lisce" perchè eseguono le istruzioni a 128 bit in uno solo ciclo di clock, invece che 2.

[Aggiunta] link di wikipedia: http://en.wikipedia.org/wiki/SSSE3

Un pò e un pò
(quasi) Tutte le istruzioni SSE1/2/3 che coinvolgono operandi a 128 bit sono eseguite da architetture Core 2 in un solo ciclo di clock, contro i 2 necessari sulle altre architetture.
Queste SSSE3 sono in effetti alcune nuove istruzioni, che molti avevano previsto si chiamassero SSE4, mentre invece alla fine Intel ha deciso di dare questo nome alle estensioni SSE delle future evoluzioni delle sue microarchitetture.

[leoneazzurro]

Originariamente inviato da sirus

Quello che non mi torna è il fatto che AMD potrebbe introdurre le SSE4 prima di Intel (se quelle attualmente contenute nei Core 2/Xeon sono delle SSE3 Extended) dato che AMD passerà a 65 nm. prima che Intel arriverà a 45 nm. (processo in cui saranno integrate le SSE4)... non credo che Intel faccia un regalo simile ad AMD.

Non credo che le prime CPU a 65 nm di AMD integreranno queste istruzioni, e quasi sicuramente non lo faranno neppure i primi processori basati su K8L. Sicuro che verranno integrate le SSSE3.

[liviux]

Ma cosa c'è ancora da ottimizzare, per esempio, nel campo "String and Text processing"? Possibile che sia proprio necessario introdurre nuovi set di istruzioni, con tutto quello che si portano dietro per lo sviluppo? Nuovi codepath, nuove ABI, nuovi compilatori: tutto ciò ha un costo non indifferente per gli sviluppatori. Secondo me, sarebbe stato molto meglio se Intel (o meglio Intel e AMD in concerto) ad un certo punto avessero introdotto IL set di istruzioni SIMD, pensato con una certa lungimiranza e destinato a rimanere invariato per almeno 10 anni. Per ottenere prestazioni maggiori di quelle iniziali, poi, ci si sarebbe affidati all'evoluzione delle microarchitetture (considerando che le istruzioni vengono notevolmente "rimaneggiate" in hardware durante l'esecuzione), con grande beneficio per gli sviluppatori e per i consumatori, che non si troverebbero a chiedersi "Ma questo software mi permetterà di sfruttare le estensioni SSEX della mia nuova CPU?"

[Criceto]

Originariamente inviato da liviux

Ma cosa c'è ancora da ottimizzare, per esempio, nel campo "String and Text processing"? Possibile che sia proprio necessario introdurre nuovi set di istruzioni, con tutto quello che si portano dietro per lo sviluppo? Nuovi codepath, nuove ABI, nuovi compilatori: tutto ciò ha un costo non indifferente per gli sviluppatori. Secondo me, sarebbe stato molto meglio se Intel (o meglio Intel e AMD in concerto) ad un certo punto avessero introdotto IL set di istruzioni SIMD, pensato con una certa lungimiranza e destinato a rimanere invariato per almeno 10 anni. Per ottenere prestazioni maggiori di quelle iniziali, poi, ci si sarebbe affidati all'evoluzione delle microarchitetture (considerando che le istruzioni vengono notevolmente "rimaneggiate" in hardware durante l'esecuzione), con grande beneficio per gli sviluppatori e per i consumatori, che non si troverebbero a chiedersi "Ma questo software mi permetterà di sfruttare le estensioni SSEX della mia nuova CPU?"

Intel non è mai stata brava a fare le sue architetture al primo colpo.
Tutti i suoi processori sono dei pasticci con patch su patch, registri "fantasma", traduzioni di opcode CISC in RISC e via discorrendo.
Tutti escamotage per aggiustare un'architettura nata male.

Però avendo una quantità di soldi più o meno infinita si possono permettere di usare migliaia tra gli ingegneri più cazzuti del mondo per far correre i loro catorci. E alla fine ci riescono.

Per le MMX è uguale. Erano una brutta copia delle Altivec-VMX dei PowerPC. E tali sono rimaste fino a queste SSS3 che dovrebbero finalmente avere prestazioni paragonabili a parità di clock, pur con un architettura (come al solito) meno elegante.

Certo per chi deve supportare tutta la generazione degli x86 fino ai Pentium sarà un problema sfruttare le ultime caratteristiche delle SSS3 o SSS4 e mantenere la compatibilità. Ma, per esempio, per Apple è più facile perchè parte con gli Intel con almeno le SS3.

Per quanto riguarda le nuove istruzioni delle SS4, invece, io trovo una buona idea fare dell'hardware specifico per le operazioni più comuni. Tanto queste operazioni sono di solito implementate in librerie o frameworks a livello di OS e quindi l'uso delle nuove istruzioni è trasparente per i programmatori "normali".

[Scrambler77]

...e come al solito, ciò che è Intel (ricca ladrona) è un catorcio... tutto il resto (che segue a ruota) invece è meglio.

Chissà perchè, le piattaforme Intel (chipset etc...) sono riconosciute all'unanimità tra le migliori attualmente disponibili...

Al che mi chiedo: come mai Intel costruisce piattaforme tanto efficienti, chipset tanto veloci.... è presente in quasi tutti gli aspetti dell'elettronica moderna... ma poi fa architetture che rende "catorci" i suoi processori?? Saranno catorci anche gli Itanium... i Centrino... i Core2-Duo...

[Criceto]

Originariamente inviato da Scrambler77

...e come al solito, ciò che è Intel (ricca ladrona) è un catorcio... tutto il resto (che segue a ruota) invece è meglio.

Chissà perchè, le piattaforme Intel (chipset etc...) sono riconosciute all'unanimità tra le migliori attualmente disponibili...

Al che mi chiedo: come mai Intel costruisce piattaforme tanto efficienti, chipset tanto veloci.... è presente in quasi tutti gli aspetti dell'elettronica moderna... ma poi fa architetture che rende "catorci" i suoi processori?? Saranno catorci anche gli Itanium... i Centrino... i Core2-Duo...

Perchè hanno più mercato grazie al monopolio Win/Tel. E quindi hanno più $$ per lo sviluppo ed economie di scala che gli altri si sognano.

Però sono sempre stati indietro come architettura e hanno sempre dovuto recuperare e compensare le loro deficienze strutturali con processi produttivi migliori o numero di transistor superiore.
Prima con i Motorola 68xxx, poi con i processori RISC...

L'unica volta che hanno voluto fare un prodotto innovativo, gli Itanium, (insieme ad HP che produceva comunque degli eccellenti processori RISC) non sono riusciti ad imporlo, per lo stesso motivo che gli altri produttori di processori innovativi non sono riusciti a battere gli x86. La potenza del MONOPOLIO Win/Tel.

E comunque se si cambia mercato, rispetto ai PC desktop, i Power5 IBM per i server sono ancora oggi piuttosto imbattibili. Come lo è il Cell per le applicazioni multimediali.

[Scrambler77]

A me pare che da 2 mesi a questa parte, a prescindere dall'eleganza delle sue architetture (che comunque resta un parere soggettivo), Intel quel "monopolio" se lo stia altamente guadagnando...

[guerret]

Originariamente inviato da liviux

Ma cosa c'è ancora da ottimizzare, per esempio, nel campo "String and Text processing"? Possibile che sia proprio necessario introdurre nuovi set di istruzioni, con tutto quello che si portano dietro per lo sviluppo? Nuovi codepath, nuove ABI, nuovi compilatori: tutto ciò ha un costo non indifferente per gli sviluppatori. Secondo me, sarebbe stato molto meglio se Intel (o meglio Intel e AMD in concerto) ad un certo punto avessero introdotto IL set di istruzioni SIMD, pensato con una certa lungimiranza e destinato a rimanere invariato per almeno 10 anni. Per ottenere prestazioni maggiori di quelle iniziali, poi, ci si sarebbe affidati all'evoluzione delle microarchitetture (considerando che le istruzioni vengono notevolmente "rimaneggiate" in hardware durante l'esecuzione), con grande beneficio per gli sviluppatori e per i consumatori, che non si troverebbero a chiedersi "Ma questo software mi permetterà di sfruttare le estensioni SSEX della mia nuova CPU?"

E' esattamente quel che ho pensato anche io. Sembra di essere tornati ai tempi della guerra dei browser, quando la concorrenza si faceva a colpi di tag proprietari ec'erano i siti web che supportavano questo ma non quell'altro e viceversa. Con la differenza che quando si parla di microistruzioni di un processore l'argomento è un tantinello più rilevante.

Peraltro, a titolo di curiosità, qualcuno sa indicarmi quali compilatori supportano concretamente quali set di istruzioni aggiuntive?

[Criceto]

Originariamente inviato da guerret

Peraltro, a titolo di curiosità, qualcuno sa indicarmi quali compilatori supportano concretamente quali set di istruzioni aggiuntive?

Che io sappia le unità vettoriali vanno programmate piuttosto a mano (assembly) anche se gli ultimi GCC hanno capacità di auto-vettorializzazione così come, probabilmente, altri compilatori.

[sirus]

Originariamente inviato da Criceto

Che io sappia le unità vettoriali vanno programmate piuttosto a mano (assembly) anche se gli ultimi GCC hanno capacità di auto-vettorializzazione così come, probabilmente, altri compilatori.

Basta usare l'Intel C/C++ Compiler, dicono abbia il miglior software di vettorializzazione ed è quello che permette di sfruttare al meglio le istruzioni SIMD.

[leoneazzurro]

Originariamente inviato da Criceto

Intel non è mai stata brava a fare le sue architetture al primo colpo.
Tutti i suoi processori sono dei pasticci con patch su patch, registri "fantasma", traduzioni di opcode CISC in RISC e via discorrendo.
Tutti escamotage per aggiustare un'architettura nata male.

Però avendo una quantità di soldi più o meno infinita si possono permettere di usare migliaia tra gli ingegneri più cazzuti del mondo per far correre i loro catorci. E alla fine ci riescono.

Per le MMX è uguale. Erano una brutta copia delle Altivec-VMX dei PowerPC. E tali sono rimaste fino a queste SSS3 che dovrebbero finalmente avere prestazioni paragonabili a parità di clock, pur con un architettura (come al solito) meno elegante.

Certo per chi deve supportare tutta la generazione degli x86 fino ai Pentium sarà un problema sfruttare le ultime caratteristiche delle SSS3 o SSS4 e mantenere la compatibilità. Ma, per esempio, per Apple è più facile perchè parte con gli Intel con almeno le SS3.

Per quanto riguarda le nuove istruzioni delle SS4, invece, io trovo una buona idea fare dell'hardware specifico per le operazioni più comuni. Tanto queste operazioni sono di solito implementate in librerie o frameworks a livello di OS e quindi l'uso delle nuove istruzioni è trasparente per i programmatori "normali".

Mah, sono decisamente poco d'accordo con quanto hai scritto. Siamo d'accordo che per mantenere la compatibilità con X86 ci si è portati dietro diverse limitazioni (primo tra tutti il numero limitato di registri) ma è anche vero che lo sviluppo dei Power PC è andato avanti parecchio più a rilento, e se qualche anno fa si era in una situazione di sostanziale parità o addirittura vantaggio da parte delle soluzioni PPC, da un paio di anni a questa parte la situazione prestazioni/prezzo/consumi è stata nettamente a favore delle soluzioni X86, con Apple che è stata forzata sui G5 di fascia alta ad utilizzare il raffreddamento a liquido a causa dell'eccessivo consumo (in relazione alle dimensioni del die).
Sicuramente Altivec è stata una soluzione certo più "elegante" e duratura in termini di unicità delle specifiche.
Questo non toglie che comunque queste soluzioni (x86+SSE 1/2/3) siano state efficaci, e non certo dei "catorci". Certo, se ci fosse stata un'altra situazione di mercato i risultati sarebbero forse potuti essere differenti, fatto sta che alla fine non sempre le soluzioni che sulla carta paiono migliori lo siano in tutte le condizioni.

[killer978]

Bo!!!!

Cpu-Z mi dice che il mio Conroe ha gia le SSE4, qua di cosa si parla?