|
|||||||
|
|
|
 |
|
|
Strumenti |
21-11-2005, 11:36
|
#1 |
|
Senior Member
Iscritto dal: Jul 2002
Messaggi: 1805
|
Bank cycle time e DRAM idle timer
Ciao ragazzi,
cosa regolano questi timing? Sulle mie TwinMOS erano impostati ad un valore molto alto (16 e 22), li ho messi a 11 e 16 ma il SuperPI 1 MB non è cambiato. Faccio 37s con la config in firma, in attesa di cambiare RAM cosa posso fare per migliorare un po' la situazione? Ho delle TwinMOS schifose con chip MTec  Comunque funzionano a 208 senza overvolt. Il divisore è 333/400, di mandarle in sincrono non se ne parla (sto a 250x10). Grazie per eventuali consigli  Questa era la situazione originaria 
|
|
|
|
|
| Strumenti | |
|
|
Tutti gli orari sono GMT +1. Ora sono le: 07:42.
