[Thread Ufficiale] Aspettando le nuove CPU AMD Ryzen

[okorop]

Originariamente inviato da paolo.oliva2

Il rumor che si avvicina (per me) di più alla realtà, è quello di Zen6 liscio tra settembre/ottobre/novembre, i 3D presentati al CES quando probabilmente Intel annuncerà Nova per febbraio/marzo (nessuno rinuncia alla commercializzazione del periodo natalizio per lanciare il prodotto 1 settimana dopo... quindi è palese che sarà un annuncio su carta e non di prodotto disponibile).

ottimo, non vedo l'ora di vedere i benchmark....la scimmia sarà dura fermarla per un X3D

[paolo.oliva2]

In sottofondo ci sono un totale di rumor non evidenziati che comunque avrebbero spiegazioni tecniche.
tra i tanti... Threadripper Zen6 parrebbe in netto anticipo commercialmente rispetto alle generazioni precedenti... e c'è chi collega ciò al fatto che la produzione Zen6 densa Epyc non ha "sbocchi" per eventuali scarti... ma mentre "ieri" aveva senso "perderli" perchè la richiesta Threadripper era sulla prestazione massima, oggi, con l'IA, Threadripper rappresenterebbe il sistema ideale (numero linee PCI, capacità DDR5, core-count, ecc.) senza dover acquistare un Epyc, e l'IA predilige il core-count alto e meno la prestazione massima del core.
Il rumor che ci interesserebbe di più, potrebbe essere quello del prezzo di listino Zen6 desktop. Oggi il volume wafer chiplet Zen6 è comandato dall'altissima richiesta Epyc, una selezione più severa (12 core a CCD di qualità e simili rispetto a 8 del CCD precedente) e la domanda desktop in calo.... sono tutte condizioni possibili/probabili perchè AMD si possa ritrovare un volume desktop di gran lunga superiore alla domanda... e i rumor prospettano 2 soluzioni, o un listino aggressivo o un kit calmierato CPU + DDR5... o ambedue, per incentivare la domanda. Vedremo.

[ninja750]

Originariamente inviato da paolo.oliva2

Il rumor che ci interesserebbe di più, potrebbe essere quello del prezzo di listino Zen6 desktop. Oggi il volume wafer chiplet Zen6 è comandato dall'altissima richiesta Epyc, una selezione più severa (12 core a CCD di qualità e simili rispetto a 8 del CCD precedente) e la domanda desktop in calo.... sono tutte condizioni possibili/probabili perchè AMD si possa ritrovare un volume desktop di gran lunga superiore alla domanda... e i rumor prospettano 2 soluzioni, o un listino aggressivo o un kit calmierato CPU + DDR5... o ambedue, per incentivare la domanda. Vedremo.

listino aggressivo quando sei in vantaggio clamoroso col competitor te lo scordi

il kit cpu+ddr5 credo nemmeno perchè lo avrebbero già fatto adesso per spingere le vendite dei 9000

da quello che dicono anche loro non possono fare accordi con le fab ram perchè sono impiccate a stampare per gli stracavolo di datacenter ia

[Evilquantico]

Originariamente inviato da paolo.oliva2

In sottofondo ci sono un totale di rumor non evidenziati che comunque avrebbero spiegazioni tecniche.
tra i tanti... Threadripper Zen6 parrebbe in netto anticipo commercialmente rispetto alle generazioni precedenti... e c'è chi collega ciò al fatto che la produzione Zen6 densa Epyc non ha "sbocchi" per eventuali scarti... ma mentre "ieri" aveva senso "perderli" perchè la richiesta Threadripper era sulla prestazione massima, oggi, con l'IA, Threadripper rappresenterebbe il sistema ideale (numero linee PCI, capacità DDR5, core-count, ecc.) senza dover acquistare un Epyc, e l'IA predilige il core-count alto e meno la prestazione massima del core.
Il rumor che ci interesserebbe di più, potrebbe essere quello del prezzo di listino Zen6 desktop. Oggi il volume wafer chiplet Zen6 è comandato dall'altissima richiesta Epyc, una selezione più severa (12 core a CCD di qualità e simili rispetto a 8 del CCD precedente) e la domanda desktop in calo.... sono tutte condizioni possibili/probabili perchè AMD si possa ritrovare un volume desktop di gran lunga superiore alla domanda... e i rumor prospettano 2 soluzioni, o un listino aggressivo o un kit calmierato CPU + DDR5... o ambedue, per incentivare la domanda. Vedremo.

Mhm io penso che un prezzo equo di Zen 6 Desktop potrebbe essere realtà propio per via degli aumenti monster delle DDR5 .

Come dire se vogliamo vendere CPU dobbiamo anche permettergli di poter acquistare DDR5 e visto che non possiamo far scendere le memorie incentiviamo rimanendo bassi di prezzo con le CPU .

Per quanto riguarda i bundle ZEN6 + DDR5 non credo anche io che ci saranno mai .

Io cmq mi sono appena preso in "offerta" un kit da 32gb corsair DDR5 cl36 6000mhz a 309 euro che parcheggio nell'armadio belle imballate ( mi son messo da parte 100 euro al mese da 3 mesi haha ) , che in aggiunta alle attuali 32gb DDR5 Kingstone che possiedo ormai da quasi 3 anni , mi permetteranno di farmi altri 2 nuovi PC con Intel 400 e Zen 6 , quando usciranno a inizio 2027 , è come pagarseli a rate .

[Vik94]

Ma a livello di segmentazione si hanno delle info semi-certe? Da quanto ho capito si parla di Ryzen 7 12 core, ma non so quanto il rumor sia affidabile.

[Asgard2022]

Originariamente inviato da Evilquantico

Mhm io penso che un prezzo equo di Zen 6 Desktop potrebbe essere realtà propio per via degli aumenti monster delle DDR5 .

Come dire se vogliamo vendere CPU dobbiamo anche permettergli di poter acquistare DDR5 e visto che non possiamo far scendere le memorie incentiviamo rimanendo bassi di prezzo con le CPU .

Per quanto riguarda i bundle ZEN6 + DDR5 non credo anche io che ci saranno mai .

Io cmq mi sono appena preso in "offerta" un kit da 32gb corsair DDR5 cl36 6000mhz a 309 euro che parcheggio nell'armadio belle imballate ( mi son messo da parte 100 euro al mese da 3 mesi haha ) , che in aggiunta alle attuali 32gb DDR5 Kingstone che possiedo ormai da quasi 3 anni , mi permetteranno di farmi altri 2 nuovi PC con Intel 400 e Zen 6 , quando usciranno a inizio 2027 , è come pagarseli a rate .

6000mhz? per i nuovi intel 400 e zen 6? come castrare le nuove architetture con le ram? cosa fatta!

[Ubro92]

Originariamente inviato da Asgard2022

6000mhz? per i nuovi intel 400 e zen 6? come castrare le nuove architetture con le ram? cosa fatta!

Intel si vedrà, ma già le soluzioni lisce hanno circa 160mb di cache per tile, e si aggiungono ulteriori 144mb per tile per le soluzioni bLLC, rispetto Arrow sembra decisamente più solido.

Sicuramente l'imc é costruito intorno le cudimm, però penso che anche con ddr5 standard grossi problemi non ci sono, ma si vedrà nelle review.

Poi dipende dai kit, il fatto che di base sia a 6000, non significa che non puoi occarle verso l'alto, già le normali hynix a-die arrivano tranquillamente sui 8000mhz.

Con AMD finora siamo stati limitati per lo più dall'IF, quindi vedremo se con zen6 si potrà spingere di più dei classici 2000-2200mhz.

Comunque la cache serve proprio a mettere le pezze, in genere un tuning ottimizzato sulle ram fa guadagnare importanti margini anche del 20% o più solo sulle soluzioni lisce, sui 3d é quasi trascurabile.

Inviato dal mio M2012K11AG utilizzando Tapatalk

[FrancoBit]

Originariamente inviato da Ubro92

Intel si vedrà, ma già le soluzioni lisce hanno circa 160mb di cache per tile, e si aggiungono ulteriori 144mb per tile per le soluzioni bLLC, rispetto Arrow sembra decisamente più solido.

Sicuramente l'imc é costruito intorno le cudimm, però penso che anche con ddr5 standard grossi problemi non ci sono, ma si vedrà nelle review.

Poi dipende dai kit, il fatto che di base sia a 6000, non significa che non puoi occarle verso l'alto, già le normali hynix a-die arrivano tranquillamente sui 8000mhz.

Con AMD finora siamo stati limitati per lo più dall'IF, quindi vedremo se con zen6 si potrà spingere di più dei classici 2000-2200mhz.

Comunque la cache serve proprio a mettere le pezze, in genere un tuning ottimizzato sulle ram fa guadagnare importanti margini anche del 20% o più solo sulle soluzioni lisce, sui 3d é quasi trascurabile.

Inviato dal mio M2012K11AG utilizzando Tapatalk

Trascurabile si, però in certi titoli inaspettatamente rilevante:

https://www.techspot.com/article/314...atency-memory/

Io sto aspettando Nova e non compro in anticipo le ddr5, consapevole di rischiare di doverle pagare di più quando sarà il momento...... incrocio le dita

[Evilquantico]

Incrociate bene anche i piedi per i prezzi di DDR5 a 8000 e piu' equi nel 2027/2028 vi servirà anche qualche cornetto

[Ubro92]

Originariamente inviato da Evilquantico

Incrociate bene anche i piedi per i prezzi di DDR5 a 8000 e piu' equi nel 2027/2028 vi servirà anche qualche cornetto

Purtroppo a prescindere dai kit in sè, sembra che i prezzi siano destinati ad aumentare progressivamente, e si parla di un picco massimo proprio l'anno prossimo.

E' possibile che i vecchi kit ddr5 spariscano del tutto o con una produzione molto limitata nel settore DIY.

[BitCrafter]

Originariamente inviato da Asgard2022

6000mhz? per i nuovi intel 400 e zen 6? come castrare le nuove architetture con le ram? cosa fatta!

Perdonami dalla tua segnature mi sembra evidente che parli per sentito dire.
Tra le 6000 e le 8000 ci passano eoni in termini di latenze e non sono sui primari ma anche sui secondari e terziari.

È stato dimostrato più volte che tra una 6000c28 e una 8000 c38 ci passa poco e niente.

Le RAM sono solo una cosa da pipparoli soprattutto su AMD e soprattutto sulle CPU con cache 3D

Tra l'altro la maggior parte delle persone che comprano kit così estremi poi finisce per rilassare estremamente i secondari e terziari per cercare la stabilità ottenendo un effetto opposto.

Meglio un buon kit 6000 che un kit stirato a 8000 che ti ci devi fare pure il segno della croce per farlo andare essendo magari costretto a disabilitare il Memory context restore e a subirti boot e reboot da un minuto xD

[Ubro92]

Vabbè non proprio, fisicamente il rapporto clock/latenza rimane invariato, anche nelle tabelle jedec-a le latenze finali tra 6000 CL42 (14ns) e 8000 CL58 (14.5ns) sono approssimabili.

Su piattaforma AMD il limite è dato dall'IF, rimanendo con un rapporto 1:1 (UCLK=MCLK) anche con stock produttivi recenti non vai oltre i 2133/2200mhz (6400/6600 MT/s).

Per spingere il clock oltre questa soglia, si è costretti a impostare il rapporto 1:2, ed è proprio questo disallineamento interno a peggiorare le latenze complessive del sistema.

Con Zen6 l'I/O sarà completamente ridisegnato, non si conoscono ancora le tolleranze esatte, ma è possibile che l'IF si possa spingere sui 2666mhz o oltre.

In ogni caso, il guadagno si concentra quasi tutto sulla banda passante, e non tutti gli applicativi ne traggono beneficio. Ma con un incremento del 50% dei core, unito ai miglioramenti di IPC e frequenze, diventa quasi un obbligo adeguare anche il comparto memoria.

[ionet]

test aggiornato di medusa point forse a 5370MHz?
notevole il divario da strix point, a parita' di core (AI 9 365) siamo ben oltre il 30%
pero' punteggi simili a un 9700x
da prendere il tutto con le pinze

https://browser.geekbench.com/v6/cpu/18735006

https://videocardz.com/newz/amd-ryze...ve-zen5-hx-370

ma non ho capito, medusa ha 10 core al max meno di strix

[paolo.oliva2]

Originariamente inviato da ionet

test aggiornato di medusa point forse a 5370MHz?
notevole il divario da strix point, a parita' di core (AI 9 365) siamo ben oltre il 30%
pero' punteggi simili a un 9700x
da prendere il tutto con le pinze

https://browser.geekbench.com/v6/cpu/18735006

https://videocardz.com/newz/amd-ryze...ve-zen5-hx-370

ma non ho capito, medusa ha 10 core al max meno di strix

Quel modello...

https://wccftech.com/amd-medusa-poin...10-core-zen-5/

Qui ancora meglio



Nell'articolo parlano di risultati ottenuti con una frequenza di 5,4GHz. L'incremento è incompatibile con un aumento di IPC di Zen6 rumoreggiato del 10%... vedremo (io sono più propenso a errore rilevamento frequenza... magari core Zen6C e non Zen6... anche perchè 5,4GHz sui core C sarebbe compatibile con 1GHz di8 aumento dell'N2P sull'N4P, sempre che anche il mobile sull'N2P e non N3P come riportavano i primi rumor).

---------------------------------

Per le DDR5, io ci andrei molto più cauto.

Come riporta questo articolo

https://www.techspot.com/article/314...atency-memory/



State confondendo banda e latenza. Sono due parametri diversi. Se un'applicazione non è limitata dalla banda passante, aumentare la frequenza della RAM porta benefici molto piccoli. In quel caso conta di più ridurre la latenza effettiva della memoria.
Una DDR5-6000 con timing molto stretti (ad esempio CL28 e timing secondari/terziari in stile EXPO ULL) può offrire una latenza reale inferiore a una DDR5-8000 con timing molto più rilassati. La memoria a 8000 MT/s fornisce più banda, ma se quella banda aggiuntiva non viene sfruttata dal carico di lavoro, il vantaggio prestazionale è minimo.
Con Zen 6 il controller di memoria sarà probabilmente migliore, quindi sarà più semplice usare frequenze elevate. Ma questo non significa che una DDR5-8000 diventi automaticamente la scelta migliore. Se una DDR5-6000 ben ottimizzata non crea un collo di bottiglia di banda, la differenza prestazionale rispetto a kit molto più costosi può essere dell'ordine di pochi punti percentuali, a fronte di un costo decisamente superiore.

Le QDIMM (o soluzioni analoghe ad altissima velocità) aumentano enormemente la banda passante. La latenza, però, non scala allo stesso modo.
Una DDR5-6000 con timing estremamente tirati, ad esempio:
CL28
tRFC 500
tREFI 46707
tRRDS 4
tRRDL 8
tFAW 20

la latenza reale può essere molto bassa.

Una memoria da 15.000 MT/s, invece, anche se ha una frequenza molto più alta, dovrà inevitabilmente usare timing in cicli molto più elevati (CL, tRCD, tRP, tRFC, ecc.), perché i chip non possono mantenerli proporzionalmente bassi.
Quindi chi vince?
Non si può dire con certezza senza conoscere i timing reali di una QDIMM-15000, ma è molto probabile che:
la banda della QDIMM-15000 sia enormemente superiore;
la latenza non sia enormemente migliore e potrebbe perfino essere simile o, in alcuni casi, peggiore rispetto a una DDR5-6000 con timing estremamente ottimizzati.
È un po' quello che succede oggi:
DDR5-6000 CL28 molto ottimizzata.
DDR5-8000 CL40.
La seconda ha molta più banda, ma nei giochi spesso il vantaggio è piccolo perché la latenza non migliora in proporzione.
Però attenzione
Le QDIMM non sono nate per ridurre la latenza. Sono state progettate per aumentare drasticamente la banda nei server e nelle workstation, dove decine o centinaia di core accedono contemporaneamente alla memoria. In quei carichi, la banda è il fattore limitante molto più spesso della latenza.
Quindi... Una DDR5-6000 con timing ULL può avere una latenza comparabile o persino inferiore a memorie molto più veloci? E' plausibile.
Se invece il confronto è con una futura QDIMM-15000, oggi nessuno può dare una risposta definitiva, perché non conosciamo ancora tutti i timing reali con cui funzionerà. Potrebbe avere una latenza simile, leggermente migliore o leggermente peggiore: dipenderà dall'implementazione del controller di memoria e dai timing effettivi, non solo dalla frequenza.
Le attuali MRDIMM più veloci in commercio sono a 8800 MT/s CL36. Micron le pubblicizza come "lower latency", ma si riferisce alla latenza del sistema sotto carico nei server, non al fatto che il singolo accesso alla DRAM abbia una latenza assoluta molto più bassa. Il guadagno deriva soprattutto dall'architettura MRDIMM e dalla maggiore banda disponibile, che evita congestione quando centinaia di thread accedono contemporaneamente alla memoria.
DDR5-6000 CL28 → CAS reale ≈ 9,3 ns
MRDIMM DDR5-8800 CL36 → CAS reale ≈ 8,2 ns
Quindi il solo CAS migliora di circa 1 ns, non di 10 o 20 ns.
Però la configurazione ULL non migliora solo il CAS: riduce anche tRFC, aumenta molto tREFI, stringe tRRD, tFAW, tWR e altri timing. Tutti questi contribuiscono a ridurre la latenza effettiva percepita dal processore.
Per una futura 15000 MT/s, è ragionevole aspettarsi un CAS in cicli molto più alto (ad esempio CL60-70 o anche oltre, è solo un esempio). La frequenza compensa in parte quei cicli, ma non significa automaticamente che la latenza totale diventi molto più bassa.

Infine... la latenza più bassa lato DDR5 conta pressochè unicamente se non si ha una CPU 3D... quindi, sempre se la banda è sufficiente (dipende dal tipo di carico, ma i giochi fanno molti accessi e pochi dati), beh, molto meglio comprarsi un Zen6 3D e tenersi le DDR5 utilizzate con Zen4/Zen5 che spendere cifre folli per cambiare DDR, specie nel caso se con un Zen6 3D risultasse una spesa pressochè inutile.

P.S.
Vale la pena chiedersi perchè AMD avrebbe investito su EXPO ULL...

- per maggiore competitività vs Nova
- per permettere a chi ha AM5 di non essere costretto a cambiare le proprie DDR5 upgradando a Zen6.

Con CPU 3D la latenza della propria DDR5 non è un fattore critico, quindi se Zen6 avesse problemi di banda con le DDR5 6000 attuali perchè spendere soldi in EXPO ULL?

P.S.2
A quanto parrebbe risolveremo prima noi il quesito vs Nova... visto che i primi modelli di Nova saranno in commercio nel 1° trimestere 2027 e per i K e soluzioni 2 CPU-Tile si arriverà a metà 2027... Inoltre parrebbe che Intel abbia risolto parte dei problemi sul 18A da consentirne la produzione esclusiva sul 18A abbandonando l'N2P TSMC (che utilizzerebbe per Xeon, pare). Sicuramente molto positivo per Intel produrre Nova in casa, forse meno per il cliente, perchè se Intel non risolverà il problema della frequenza massima del 18A (5,1GHz max), non credo che per Nova sarebbe necessario DDR5 a clock IPER per aumentare la banda.
https://www.techtimes.com/articles/3...cores-last.htm

[paolo.oliva2]

Originariamente inviato da Ubro92

...Intel si vedrà, ma già le soluzioni lisce hanno circa 160mb di cache per tile, e si aggiungono ulteriori 144mb per tile per le soluzioni bLLC, rispetto Arrow sembra decisamente più solido...

Mi sa che stai raddoppiando la L3...
Quello che si sapeva era 95mm2 per la CPU-Tile liscia e 154mm2 per la soluzione bLLC.
Non può essere 154mm2 per CPU/ liscia con 160MB di L3 e altri 59mm2 (213mm2) per la soluzione bLLC... 426mm2 per un X52 Nova bLLC?
Fai conto che il chiplet Zen6 con 48MB di L3 è 76,2mm2... con 426mm2 sarebbero quasi 6 chiplet X12/48MB di L3, un Nova X52/52TH costerebbe come un Zen6 X72/148TH con 288MB di L3? Considerando i8 prezzi della L3 3D, un Nova X52/52TH ibrido bLLC 608MB/L3 costerebbe di più di un Threadripper Zen6 X72/144TH con 864MB di L3.

-------------------------------------

Dopo OpenAI, Meta e altri, c'è un ult5erio9re contratto.

Microsoft sceglie AMD Helios: è guerra contro NVIDIA

https://www.tomshw.it/hardware/amd-h...tori-che-sfida

Questo potrebbe essere la causa del perchè' Zen6C e Zen6 mobile all'inizio erano dichiarati sull'N3P e ora pare siano sull'N2P. Gli acceleratori per certo sono sull'N3P, e se aumenta la domanda, aumenta la produzione e di qui la catena N3P alla massima produzione possibile, anche a costo di avere die Zen6 più costi per il passaggio N3P --> N2P.

[Ubro92]

Dalle info trapelate la somma di L2+L3 per singolo tile è di 160mb (320mb per quelle con due tile). Le varianti con bLLC aggiungono fino a massimo 144mb per tile.



https://wccftech.com/roundup/intel-nova-lake-s/

[BitCrafter]

io questo giro vorrei puntare a 128GB di RAM senza perdere troppo in termini di performance rispetto ai moduli più piccoli.

dite che sarà possibile?
mi accontento di uno sweetspot per Zen 6, non ti performnce da record.

purtroppo 64GB non mi bastano più con vLLM, ogni 2 per 3 mi crasha tutto per out of memory.

[WarSide]

Originariamente inviato da BitCrafter

io questo giro vorrei puntare a 128GB di RAM senza perdere troppo in termini di performance rispetto ai moduli più piccoli.

dite che sarà possibile?
mi accontento di uno sweetspot per Zen 6, non ti performnce da record.

purtroppo 64GB non mi bastano più con vLLM, ogni 2 per 3 mi crasha tutto per out of memory.

fai inferenza con CPU?

Alla fine la memoria ti serve solo per caricare i modelli in vram. Spendi 1k e prendi il kit più economico che c'è da 2x64 e via.

[paolo.oliva2]

Originariamente inviato da Ubro92

Dalle info trapelate la somma di L2+L3 per singolo tile è di 160mb (320mb per quelle con due tile). Le varianti con bLLC aggiungono fino a massimo 144mb per tile.



https://wccftech.com/roundup/intel-nova-lake-s/

Ma i 320MB sono L2+L3... dovrebbero essere 32MB di L2 + 288MB di L3.

Praticamente la L3 288MB è la stessa di Zen6 con L3 3D... Nova ha più L2, 32MB contro i 24MB di Zen 6.

Io avevo capito 320MB a CPU-Tile di L3... mi si sono inforcati gli occhi

Per quanto riguarda il consumo massimo... 700W è il PL4... da quello che sapevo il PL2 sarebbe 473W/495W, + Tau e Turbo opportunistico. Ma si parla dell'X52... sono 2 CPU-Tile... Ovviamente i VRM della mobo dovranno essere dimensionati. Quello che mi incuriosisce, sarebbe il requisito del sistema di dissipazione. Da valutare HIS/package... non è detto che serva un custo di fascia alta.

[Ubro92]

Originariamente inviato da paolo.oliva2

Ma i 320MB sono L2+L3... dovrebbero essere 32MB di L2 + 288MB di L3.

Praticamente la L3 288MB è la stessa di Zen6 con L3 3D... Nova ha più L2, 32MB contro i 24MB di Zen 6.

Io avevo capito 320MB a CPU-Tile di L3... mi si sono inforcati gli occhi

Per quanto riguarda il consumo massimo... 700W è il PL4... da quello che sapevo il PL2 sarebbe 473W/495W, + Tau e Turbo opportunistico. Ma si parla dell'X52... sono 2 CPU-Tile... Ovviamente i VRM della mobo dovranno essere dimensionati. Quello che mi incuriosisce, sarebbe il requisito del sistema di dissipazione. Da valutare HIS/package... non è detto che serva un custo di fascia alta.

La L2 dovrebbe essere di 40MB al pari di Arrow. Matematicamente non ti trovi comunque, il full tile con tutti gli 8p+16e dovrebbero avere a quel punto 184MB di (L2+L3) non 160, di conseguenza anche le soluzioni con due tile dovrebbero avere 368MB e non 320MB.

Diciamo che anche le tabelle sono ambigue.

La bllc comunque dovrebbe andare a quadruplicare la cache L3 base, non é un quantitativo fisso come la 3d v-cache, dovrebbe variare in base al numero di core attivi o quanto meno Intel la limita così da quanto leekato.

Ma si vedrà quando usciranno, comunque sembra che finalmente AMD avrà un concorrente abbastanza spinto a questo giro, difficile che riesca a star dietro alle soluzioni dual tile, forse finalmente torniamo ad avere un di concorrenza sui prezzi, soprattutto sulle varianti x3d che da un po' viaggiavano da sole.

Inviato dal mio M2012K11AG utilizzando Tapatalk