[Thread Ufficiale] Aspettando ZEN

[digieffe]

Originariamente inviato da cdimauro

Dipende anche dalla latenza, dall'associatività, e dal numero di TLB della cache: la sola dimensione non basta per giudicare la bontà di una cache.

ovviamente a parità di latenza (3/4 cicli), raddoppiando le vie (anche se oltre le 8 si hanno ben pochi vantaggi), ....

il concetto che volevo espore è: la L1I serve per il codice dell'emulatore, nella L1D entreranno sia il codice da emulare, che i dati del codice emulato (oltre che gli altri dati dell'emulatore).

provo con un es.
programma "normale": 32k I (utili) + 32k D (utili)
programma emulatore: 32k I emulatore + 32k D dati emulatore: istruzioni da emulare (utili) + dati (utili) + altri dati emulatore

di fatto la macchina emulata ha solo 32k per istruzioni e dati e li deve anche condividere con il resto dei dati dell'emulatore.

[Ryddyck]

Originariamente inviato da paolo.oliva2

Forse non ci stiamo accorgendo che il top secret di Zen è tutto sulla massima frequenza Turbo, il resto AMD più o meno l'ha già detto tutto. Perchè? Perchè incentra il confronto di Zen sul 6900K quando Lisa Su parla specificatamente di Zen vs i5/i7?

Il 6900k fa parte della famiglia i7... e poi sono loro che lo mostrano in confronto al 6900k e al 6700k oc 4.5 GHz.

Originariamente inviato da Grizlod®

Al CES di gennaio, quasi sicuramente faranno un paper-launch, per cui avranno tutto il tempo per
produrlo, packeggiarlo e commercializzarlo entro il Q1 2017.

Verosimilmente IMO, sarà sugli scaffali da metà febbraio in poi...
Sempre IMO, avrà un clock base di (almeno) 3.5 GHz.

Visione un po' troppo ottimistica, i tempi per produrlo in volumi dovrebbero essere molto più ampi.

[george_p]

http://www.bitsandchips.it/9-hardwar...mo-new-horizon

[bjt2]

Un uccellino mi ha detto che Zen era overvoltato alla presentazione, per paura che si bloccasse e che le versioni finali saliranno molto... Inoltre gli ES sono arrivati almeno all'E4 e F3...

La questione dell'overvolt è su B&C...

Il resto è qui: https://twitter.com/BitsAndChipsEng/...77056052129792

e qui

https://twitter.com/Dresdenboy/statu...98628750032897

[digieffe]

Originariamente inviato da bjt2

Un uccellino mi ha detto che Zen era overvoltato alla presentazione, per paura che si bloccasse e che le versioni finali saliranno molto... Inoltre gli ES sono arrivati almeno all'E4 e F3...

La questione dell'overvolt è su B&C...

Il resto è qui: https://twitter.com/BitsAndChipsEng/...77056052129792

e qui

https://twitter.com/Dresdenboy/statu...98628750032897

non capisco però questa numerazione "volante"

[bjt2]

Originariamente inviato da digieffe

non capisco però questa numerazione "volante"

Il capitano ci può aiutare su quando si incrementa il numero o quando si cambia lettera...

[paolo.oliva2]

Per quello che mi ricordo, quando si cambia la lettera o si cambia PP silicio o si cambia qualcosa di notevole alla'architettura.
Esempio Phenom II C1-C2-C3 sono X4, D1 era il Thuban Opteron, E0 era il Thuban Desktop con Turbo + low-k.

Tutte sti cambiamenti farebbero supporre che il rumors dei molti bug sia vero e che nel contempo abbiano magari realizzato dei trattamenti diversi per avere meno TDP/più frequenza.

[digieffe]

Originariamente inviato da bjt2

Il capitano ci può aiutare su quando si incrementa il numero o quando si cambia lettera...

la mia perplessità era a proposito dei tempi di tape out, f = 6 tapeout, (senza contare i numeri 0,1,...) 6 tape out x 3 mesi = 18 mesi...

[.Hellraiser.]

Originariamente inviato da digieffe

la mia perplessità era a proposito dei tempi di tape out, f = 6 tapeout, (senza contare i numeri 0,1,...) 6 tape out x 3 mesi = 18 mesi...

in parole povere che significa?

[paolo.oliva2]

Originariamente inviato da Ryddyck

Il 6900k fa parte della famiglia i7... e poi sono loro che lo mostrano in confronto al 6900k e al 6700k oc 4.5 GHz.

Per me tu hai capito quelloche volevo dire

Visione un po' troppo ottimistica, i tempi per produrlo in volumi dovrebbero essere molto più ampi.

Visione un po' troppo pessimistica. Noi non sappiamo NULLA di cosa abbia AMD al momento, dato il fatto che quell'ES non è che l'hanno fatto il giorno prima all'evento e l'abbiano messo sul package 1h prima dell'evento.

Secondo me ha più valore la data ufficiale annunciata da AMD che le ipotesi che si possono fare per giustificare un ritardo inevitabile.

Letto qui?

Originariamente inviato da bjt2

Un uccellino mi ha detto che Zen era overvoltato alla presentazione, per paura che si bloccasse e che le versioni finali saliranno molto... Inoltre gli ES sono arrivati almeno all'E4 e F3...

La questione dell'overvolt è su B&C...

Il resto è qui: https://twitter.com/BitsAndChipsEng/...77056052129792

e qui

https://twitter.com/Dresdenboy/statu...98628750032897

Forse è più credibile della storia di Zen overcloccato allo spasimo per arrivare a 3,4GHz (a meno di 95W TDP)

[paolo.oliva2]

Originariamente inviato da digieffe

la mia perplessità era a proposito dei tempi di tape out, f = 6 tapeout, (senza contare i numeri 0,1,...) 6 tape out x 3 mesi = 18 mesi...

Se Zen l'hanno realizzato per la prima volta in novembre 2015, io vedrei solamente 2 possibilità

O il tempo del tape-out è inferiore a 3 mesi (siamo a 12 mesi da quando Zen è finito sul silicio per la prima volta)

o possono fare più tape-out contemporaneamente.

Faccio un esempio... tanto Zen è quasi a blocchi... se devono risolvere un problema nella L3 e un problema nell'MC e qualsiasi altro problema, potrebbero fare il tape-out di quella singola parte che essendo piccola richiederebbe meno tempo? E magari mentre fanno quello lavorare contemporaneamente al prox?

[digieffe]

Originariamente inviato da .Hellraiser.

in parole povere che significa?

che le lettere ed i numeri sono progrediti mooolto rapidamente rispetto a quanto ne sappiamo. forse hanno saltato delle lettere/numeri? hanno utilizzato altri modi per contarli? hanno una tcnologia diversa che consente in meno mesi? boh?

[capitan_crasy]

Originariamente inviato da digieffe

la mia perplessità era a proposito dei tempi di tape out, f = 6 tapeout, (senza contare i numeri 0,1,...) 6 tape out x 3 mesi = 18 mesi...

Gli ES con la sigla finale "E4" sul OEM (che indica lo step produttivo) erano i primi distribuiti da AMD ai partner, ma c'entrano poco con il primo e vero tape out di ZEN, pur essendo un A0 come step produttivo.
C'e stato un rumors su altri ES di ZEN apparsi con il finale OPN "F3" che, fermo restando parliamo di "aria fritta" dato che non esiste una conferma anche indiretta di questi nuovi sample, parliamo di un step superiore al A0 ma anche in questo caso non direttamente collegabile al prodotto destinato alla produzione in volumi.
Detto questo il "sistema" utilizzato con il K10 e i primi K15 sull'evoluzione del silicio dovrebbe essere sostanzialmente "diverso" o comunque poco paragonabile con le evoluzioni dello stepping visto con le precedenti CPU.
Di sicuro quello visto all'evento di AMD del 13 dicembre sono ES con l'architettura "finale" cioè quella che rende al meglio sul lato IPC (tranne ovviamente a BUG del l'ultimo minuto), ma sicuramente non quella definitiva per la produzioni in volumi.

[digieffe]

Originariamente inviato da paolo.oliva2

Se Zen l'hanno realizzato per la prima volta in novembre 2015, io vedrei solamente 2 possibilità

O il tempo del tape-out è inferiore a 3 mesi (siamo a 12 mesi da quando Zen è finito sul silicio per la prima volta)

o possono fare più tape-out contemporaneamente.

Faccio un esempio... tanto Zen è quasi a blocchi... se devono risolvere un problema nella L3 e un problema nell'MC e qualsiasi altro problema, potrebbero fare il tape-out di quella singola parte che essendo piccola richiederebbe meno tempo? E magari mentre fanno quello lavorare contemporaneamente al prox?

stai parlando di tapeout (non del tutto) sovrapposti temporalmente per sistemazioni/tentativi diversi da riunire nei tapeout finali

[Piedone1113]

Originariamente inviato da digieffe

che le lettere ed i numeri sono progrediti mooolto rapidamente rispetto a quanto ne sappiamo. forse hanno saltato delle lettere/numeri? hanno utilizzato altri modi per contarli? hanno una tcnologia diversa che consente in meno mesi? boh?

Oppure sono tape out di due fonderie diverse (a c e Gf, b d f tsmc)

[digieffe]

Originariamente inviato da capitan_crasy

Gli ES con la sigla finale "E4" sul OEM (che indica lo step produttivo) erano i primi distribuiti da AMD ai partner, ma c'entrano poco con il primo e vero tape out di ZEN, pur essendo un A0 come step produttivo.
C'e stato un rumors su altri ES di ZEN apparsi con il finale OPN "F3" che, fermo restando parliamo di "aria fritta" dato che non esiste una conferma anche indiretta di questi nuovi sample, parliamo di un step superiore al A0 ma anche in questo caso non direttamente collegabile al prodotto destinato alla produzione in volumi.
Detto questo il "sistema" utilizzato con il K10 e i primi K15 sull'evoluzione del silicio dovrebbe essere sostanzialmente "diverso" o comunque poco paragonabile con le evoluzioni dello stepping visto con le precedenti CPU.
Di sicuro quello visto all'evento di AMD del 13 dicembre sono ES con l'architettura "finale" cioè quella che rende al meglio sul lato IPC (tranne ovviamente a BUG del l'ultimo minuto), ma sicuramente non quella definitiva per la produzioni in volumi.

grazie

[paolo.oliva2]

AMD ha riferito che step era l'ES dell'evento il 13 dicembre?

[.Hellraiser.]

Originariamente inviato da paolo.oliva2

AMD ha riferito che step era l'ES dell'evento il 13 dicembre?

non mi sembra abbia detto niente a riguardo

[paolo.oliva2]

Originariamente inviato da Piedone1113

Oppure sono tape out di due fonderie diverse (a c e Gf, b d f tsmc)

Anche questa è una soluzione.
Però mi viene in mente una cosa. Sarebbe totalmente sovrapponibile per un OEM avere l'ES di GF o l'ES di TSMC? Nel senso... architetturalmente non credo vi siano differenze (a livello di bug probabilmente si, nel senso del numero) però non possono avere Vcore medesimi... o dico stronzate?

[paolo.oliva2]

Originariamente inviato da .Hellraiser.

non mi sembra abbia detto niente a riguardo

che smaronata sta NDA... e dopo un po' basta...