Quote:
Originariamente inviato da Telstar
E cosė siamo entrati nell'era della Cache war.
In principio era la Gigahertz war, poi c'č stata la Cores war e adesso la Cache war 
A me gusta mucio |
Diciamo che la l2 cosė grande, l'hanno messa soprattutto per cercare in parte di ridurre gli accessi alla l3, che con questa microarchitettura sono troppo elevati, arrivando anche a 20 ed oltre ns.
Accedere a dei dati in 15 cicli anzichč in 100 non č cosa da poco. Anche gli e core prima rev (alder) sono chiusi in cluster separati con 2mb di cache, saturando la l3 ed il 20% di BW della stessa. Ora avranno 4mb, migliorando le latenze tra core e core.
Chiaramente sui giochi č un gran bel punto di forza avere memorie cosė grandi e vicine ai core, molto meno o quasi nulla su calcolo ridondante.
In alcuni test non del tutto cache dipendenti gli e core hanno aggiunto il 50% del potenziale, dove prima arrivavano al 30-35% (chiaro anche il clock ha aiutato in piccola parte).
