Quote:
Originariamente inviato da tuttodigitale
Non mi risulta che ci siano differenze architetturali tra le ddr e le versioni gddr, tali da richiedere modifiche radicali al controller, ma potrei sbagliarmi.
Ricordo inoltre che il funzionamento delle gddr5 è alquanto diverso e il non utilizzo potrebbe essere dovuto alle latenza più elevate.
|
le gddr 5 come architettura sono delle ddr 3 standard con pero delle aggiunte che le rendono differenti e incompatibili.
La latenza delle gddr5 è molto inferiore a quella delle ddr standard per questo si usano sulle gpu che sono molto piu sensibili alla latenza rispetto a una cpu. JEDEC ha gia dichiarato da tempo le caratteristiche delle ddr 4 in uscita il prossi anno e prenderanno alcune caratteristiche delle gddr 5 come il prefech a 8 bit ma per il resto la tecnologia del controller dei segnali di clock del bus ecc è completamente diversa e non solo un ritocco, questo lo trovi gia ben documentato perche la tecnologia in questione è gia ben descritta essendo in fase di preproduzione.
Questo perche la memoria deve essere progettata in base allo scopo del suo utilizzo e mentre una puo andar bene per la memoria di sistema l'altra no e vice versa parlando di gpu apu ecc ecc.