Quote:
Originariamente inviato da Pihippo
Ciao Paolo. Secondo me Amd cancellerà lo svantaggio di IPC nei confronti dei penryn semplicemente con lo stepping 3. Ovvero DDr3 ed N.B ed HT link aggiustati a puntino. Mi ricordo che Bjt2 disse che oltre che il PhI è "prefetch limited" è bandwidth starved, cioè per saturare la sua potenza di calcolo teorica, che è, in effetti, qualcosina di più dei penryn, gli devono arrivare molti dati, ovvero bandwidth maggiori, Clock L3 maggiori. Ovviamente a mia ipotesi ciò.
|
Dovrebbe essere anche la latenza dell'L2 più bassa però... Il Nehalem ha cache L1 di 4 cicli di latenza e 64KB contro i 3 cicli e i 128KB del Phenom. Quindi a parità di clock la cache del Deneb è più veloce e capiente, anche se i test di Sandra non lo lascerebbero pensare. Ma la cache L2 del Nehalem è 11 cicli contro 15 anche se quella del Deneb è il doppio. La cache L3 invece è più lenta per il Deneb. Le unità sono limitate dalla Bandwidth, ma quella delle caches. Poi è chiaro che con carichi avidi di RAM compare la limitazione anche della RAM...