Quote:
Originally posted by "jappilas"
tranne che nei primi athlon/duron dove era una espansione di cache con diversa associatività)
|
Anche la cache degli ultimi Athlon e Opteron è esclusiva...quello che c'è nella L1 non c'è nella L2...
Una cache set associative (associativa ad insiemi) è costituita da un numero N di parti uguali (cache N-way set associative, nella L2 degli Athlon ad esempio N = 16).
0 R V Etichetta Blocco V Etichetta Blocco ... V Etichetta Blocco
1 R V Etichetta Blocco V Etichetta Blocco ... V Etichetta Blocco
.
.
M R V Etichetta Blocco V Etichetta Blocco ... V Etichetta Blocco
V è il bit di validità, R è un campo che serve ad implementare una politica di rimpiazzamento (solitamente Least Recently Used)...la dimensione di R dipende direttamente dalla cardinalità (nel caso dell'Athlon come già detto è 16)...
L'indirizzo viene suddiviso in 3 componenti :
| Etichetta | Indice | Spiazzamento |
M = (2^numero di bit di indice)-1
I campi Blocco contengono i dati...il numero di bit di Spizzamento dipende dalla numero di byte presenti in ogni blocco... Dimensione Blocco = (2^numero bit di spiazzamento) byte...
Il campo Etichetta contiene il resto dell'indirizzo...
Quando viene fornito un indirizzo al controllore della cache (che non è altro che uno o più banchi di ram statica organizzata a dovere) si individua la riga tramite l'Indice... Le Etichette di quella riga vanno ad un comparatore che le confronta con l'Etichetta dell'indirizzo proposto al controller, se una comparazione ha successo e il bit di validità è a 1 si un cache hit...
Se nessuna Etichetta corrisponde a quella dell'indirizzo...oppure c'è una corrispondenza, ma il bit di validità è a 0 si un cache miss...
Il/i byte cercati sono individuati dallo spiazzamento all'interno del Blocco che ha generato un hit...