Link alla notizia: http://news.hwupgrade.it/13586.html

Il gigante dei processori dichiara l'intenzione di voler passare ad un architettura bus di tipo seriale per sfruttare al meglio le potenzialità dei processori dual-core

Click sul link per visualizzare la notizia.

Ma in cosa consiste questo "seriale"???

si usa un solo canale per tutto il traffico!!! mentre oggi con il parallelo ci sono più canali ed ogniuno porta un bit dall'altra parte!

nell'evoluzione dei componenti informatici, l'unica cosa che non è cresciuta nello stesso modo dei processiri è, insieme agli HD, il bus di sistema! per raggiungere qualche centinaio di MHz hanno inventato il "quad pumped", ma non c'è un 800 MHz in un colpo solo...

mi vengono in mente i dempi del 486 a 50 MHz: c'era il DX2 (25 MHz x 2) e quello "liscio" a 50 MHz di bus, molto più performante (e costoso!!!)

dai 50 MHz di 15 anni fa siamo arrivati oggi ai 266 x 4...

boh!

Ma non è il seriale che crea il collo???

Il parallelo dovrebbe essere piu efficiente del seriale come trasporto dati...boh!

bhe'... onestamente abbiamo visto con l'ultima cpu di intel quanto aumentavano le prestazioni aumentando il bus...


per avere piu' prestazione ci vuole anche l'architettura adatta..
ad esempio amd ha inserito il controller della memoria nella cpu per evitare latenza per il bus...
(spero di non aver detto cazzete :P )

cmq l'unico compontente del pc ke si usa ancora oggi ed e' rimasto quello dagli anni 80 e' il floppy 1.44 :)

inaffidabile, lento, rummoroso, delicato e per finire... ingombrante... -.-

:)

Sono un profano di elettronica, cmq so che il seriale presenta dei vantaggi intrinseci perchè non ci sono problemi di sincronizzazione, come invece può accadere con le linee del bus parallelo. E inoltre essendoci una sola linea è automaticamente più resistente alle interferenze e dunque supportare frequenze più elevate.
Il motivo per cui non è stato adottato da subito credo sia da imputarsi alla scarsa capacità di calcolo e alla sempre più crescente integrazione. Le schede madri di 15-20 anni fa hanno moolti più chippetti di quelle attuali, il che forse limita l'implementazione del serial bus.

PATA-SATA vi dice nulla?

Originariamente inviato da Gho57
Ma non è il seriale che crea il collo???

Il parallelo dovrebbe essere piu efficiente del seriale come trasporto dati...boh!

I bus paralleli però risentono maggiormente delle interferenze di segnale sui cavi/piste che vengono usati ed è quindi più difficile aumentare la frequenza, problema che non si ha con un bus seriale.

naturalmente il bus seriale per avere prestazioni paragonabili deve andare ad n volte la velocità in herz del bus parrallelo, dove n è il numero di bit

Naturalmente è una spiegazione a grandi linee ;)

su un bus parallelo si ha migliori prestazioni su percorsi molto brevi (meno di qualche mm) con percorsi più lunghi (vedi qualche cm della scheda madre) i problemi si moltiplicano: se intendo bene, già antonio01 ha centrato il problema, a 1GHz due conduttori di rame che sono distanti meno di 1mm funzionano come due ripetitori di una radio, ognuno "porta i suoi bit sull'altro filo", creando una infinità di disturbi che non ti permettono di superare certe prestazioni.

Con il bus seriale concentri tutte le capacità elettroniche delle moderne tecnologie, lo fai viaggiare a 32GHz (magari in DDR/QDR), e ottieni le stesse prestazioni di un gus a 1GHz con 32bit spendendo 1/4 in costi di produzione e componenti elettronici.

si certo, ma qui si parla di 2007, gia mettono le ani avanti....queste notizie sono sempre eteree....

Nel parallelo c'è un problema (non ricordo il nome) x cui se i dati non viaggiano tutti alla stessa velocità, bisogna attendere l'arrivo di tutti prima di passare al successivo.
Ciao.

Non avevo fatto un refresh.................

x Paganetor
e poi c'era anche la differenza DX (16 bit) e SX (8 bit)
Mi ricordo anche di un DX4 (25x4)
fu il pentium a portare il bus a 133 MHz (PCI)
Comunque concordo sul fatto che il fatto di passare al seriale sia il futuro, potrebbero pero' sprecarsi e fare + connessioni seriali in parallelo.
Ma qui ti danno una cosina alla volta, i salti generazionali sono proibiti! :(

overclord:
stai facendo confusione!
DX e SX indicavano, nei 386, il *bus di sistema* a 32 e 16 bit, rispettivamente, mentre nei 486 indicavano la presenza o l'assenza di coprocessore matematico. Il 486DX4 si chiamava così ma in effetti era un DX3 ( 33x3 ) mentre il moltiplicatore 4 sui 486 si raggiunge solo con i 5x86-P75 di AMD, che altro non erano che dei 486DX4 a 133MHz ( 33 x 4 ).

Inoltre il primo pentium aveva il bus esterno... come il PCI... ovvero 33MHz!! ma il fsb era variabile tra 50,60 e 66mhz a seconda del processore.

Ancora adesso lo standard PCI, tranne alcuni slot PCI-66 presenti soprattutto sui server, funziona a 33MHz.

fu il pentium a portare il bus a 133 MHz (PCI)

suppongo tu abbia messo un 1 in + del normale :D

PCi è tutt'oggi a 33Mhz mentre AGP a 66Mhz

PCiExpress ecc ecc sono altri discorsi

Originariamente inviato da DeMonViTo
per avere piu' prestazione ci vuole anche l'architettura adatta..
ad esempio amd ha inserito il controller della memoria nella cpu per evitare latenza per il bus...
(spero di non aver detto cazzete :P )
uhm , non è una c...ata
effettivamente il passaggio da un bus parallelo ad uno seriale pone di solito un altro problema: dal momento che il passaggio si fa di solito (anche) per poi avere meno piste di intercconnessione sui circuiti stampati, questo può implicare che quelle poche piste siano sfruttate per trasmettere SIA i dati SIA gli indirizzi (o segnali di controllo di altro tipo) adottando una certa politica di "temporal multiplexing" per farceli passare , in pratica un protocollo

di solito l' adozione di un protocollo serializzante implica latenze maggiori (è successo in passato, ad esempio con il sistema rambus...
anzi tempo fa sul sito di rambus il sistema "RedWood" veniva illustrato come possibile alternativa dell' hyper transport già in uso presso, ad esempio ma non solo, AMD, e al tempo stesso sua evoluzione, con la possibilità di implementare PCI express over redwood e hypertransport over redwood ... e sembrava quasi fossero certi che intel l' avrebbe scelta come tecnologia per connessioni cpu-cpu e cpu-chipset...)


Ma qui ti danno una cosina alla volta, i salti generazionali sono proibiti!
quando si tratta una tecnologia del tutto nuova, bisogna attendere un po' che si consolidi e si stabilizzi a livello " base" prima di aspettarsi versioni "potenziate".. ;)

Mi e' sfuggito un uno effettivamente...
PCI va a 33MHz...
mentre il predecessore arrivava mi pare ad 8MHz ...
Scusate ho fatto un po' di casino ma si tratta di 10 anni fa... ;)
Certo che ne sono passati di bit sotto i bridge da allora!!!

Dipende... Il PCI di regola aveva un demoltiplicatore rispetto al FSB. Sul Pentium 90, ad esempio, andava a 30 MHz.

c'è qualcosa che mi sfugge, nn possono portare un seriale a 32 ghz, quindi com'è possibile che riescano a farlo andare più veloce di un parallelo, qualcuno potrebbe uccidere la mia ignoranza?? Grazie!

Probabilmente non si tratta di un seriale su unica linea, bensì di un "seriale multiplo" sulla scia del PCI Express (dove si possono connettere più linee in parallelo per aumentare la banda disponibile) e dell' Hypertransport di AMD.
Altrettanto probabilmente il controller della RAM andrà a finire sulla CPU.

Ragazzi io forse no ho bencapito l'articolo, però questa nuova introduzione non mi sembra una cosa che potrebbe portare di grossi aumenti, però può darsi anche che mi sbaglio.

Al momento attuale non è possibile certo quantificare le prestazioni di una simile soluzione. Tieni presente che comunque si può trattare di qualcosa molto simile a ciò che ha fatto AMD con l'HT.

Sì, ma come diceva giustamente Jappilas, un sistema seriale presenta delle latenze (nettamente) maggiori: può andare bene per il PCI-Express, per il SATA, ecc., ma non per l'FSB di un processore, che dovrebbe soddisfare piuttosto velocemente le richieste del processore, pena dei tempi di attesa troppo lunghi per le istruzioni in stallo.
Già oggi le differenze di velocità fra FSB e clock del processore sono molto elevate, e l'introduzione di un FSB seriale non farebbe che peggiorare ulteriormente le cose.

Questo se si usasse il sistema seriale per l'interfacciamento alla memoria... ma io non credo che sia così. Le DDR3 saranno sempre memorie ad accesso "parallelo", convertire poi i dati su seriale sarebbe disastroso dal punto di vista delle prestazioni. IMHO anche Intel metterà il controller delle RAM integrato nelle CPU. Alla fine il "FSB" sarebbe verso le periferiche.
Per chi parla del risparmio, dico che questo esiste fino ad un certo punto: del resto se è vero che si potrebbe usare 1 segnale a 32 GHz per "emulare" 32 segnali a 1GHz, è anche vero che non è detto che si risparmi in questo modo. Componenti fatti per funzionare a 32 GHz NON costano come i componenti fatti per funzionare a 1 GHz nè sono così semplici da realizzare.

Un sistema su fibra ottica, essendo corto non c'e' in prima approssimazione attenuazione e quindi hai banda quanta ne vuoi!

Originariamente inviato da leoneazzurro
Questo se si usasse il sistema seriale per l'interfacciamento alla memoria... ma io non credo che sia così. Le DDR3 saranno sempre memorie ad accesso "parallelo", convertire poi i dati su seriale sarebbe disastroso dal punto di vista delle prestazioni. IMHO anche Intel metterà il controller delle RAM integrato nelle CPU. Alla fine il "FSB" sarebbe verso le periferiche.
Se è così, non ci saranno problemi: praticamente sarebbe la stessa soluzione già adottata da AMD con gli x86-64... ;)

per avere un equivalente tra n linee in parallelo e 1 linea in seriale non serve che il seriale sia n volte più veloce del parallelo, basta bensi mooolto meno (appera ritrovo il libro vi do una stima di quanto), dato che in fondo ad ogni linea parallela di solito c'è un multiplexer che fa enrare poi nel dispositivo un bit alla volta per ricostruire la giusta sequenza di bit dell'inpformazione. Da quello che ne so io non ci sono dipositivi di input output in grado di lavorare direttamente con il segnale parallelo.

cmq credo che per serialbus intendano che mantengono più linee parallele ma una informazione è mandata tutta completa su una unica linea invece che spezzarla su più linee.

questo incrementerà le prestazione nei multiprocessori
dato che cosi facendo potremo dare ad ogni procio una tot di linee specifiche fino al northbidge e alla ram


tranne imprecisioni mi pare che si tratti di questo

Beh, anche nelle linee seriali ci sono ritardi dovuti al fatto che bisogna stabilire chi sta cercando di parlare con chi, ecc.
Il discorso è che per essere efficiente un discorso simile anche le RAM dovrebbero lavorare mediante lo stesso principio, altrimenti si introduce un ulteriore stadio di multiplexing/demultiplexing che impatta notevolmente sulle latenze. Un discorso simile si aveva con RAMBUS, dove però questo impatto era minimizzato dal fatto che il collegamento avveniva tramite un BUS a 16 bit.