differenze tra CISC e RISC?

[LuPellox85]

mi servirebbe un sito in ita magari con le differenze tra CISC e RISC e magari pure qualcosa, non necessariamente in ita ma se ita è meglio, con la storia dei processori, dal 4004 in poi :D tnx

[ChriD]

Originariamente inviato da LuPellox85
mi servirebbe un sito in ita magari con le differenze tra CISC e RISC e magari pure qualcosa, non necessariamente in ita ma se ita è meglio, con la storia dei processori, dal 4004 in poi :D tnx


interesserebbe anche a me :rolleyes:

[LuPellox85]

Originariamente inviato da ChriD
interesserebbe anche a me :rolleyes:

per ora ho trovato questo http://digilander.libero.it/computerscomments/history/history.htm se ti può interessare, non è male ma troppo superficiale

se ho tempo provo a tradurre questo http://cse.stanford.edu/class/sophomore-college/projects-00/risc/risccisc/ più tardi

[LuPellox85]

più che altro, quello che non mi rimane chiaro è il passaggio da 486(CISC) a Pentium(RISC)

[ChriD]

Originariamente inviato da LuPellox85
più che altro, quello che non mi rimane chiaro è il passaggio da 486(CISC) a Pentium(RISC)
La mia Prof. di Elementi d'Informatica mi ha detto che CISC sono le istruzioni utilizzate da processori Intel mentre Risc da AMD!


Io non credo sia avvenuto questo passaggio che dici tu :confused:

[LuPellox85]

Originariamente inviato da ChriD
La mia Prof. di Elementi d'Informatica mi ha detto che CISC sono le istruzioni utilizzate da processori Intel mentre Risc da AMD!


Io non credo sia avvenuto questo passaggio che dici tu :confused:

io direi che è una boiata assurda :D
anche perchè se uno fosse CISC e uno RISC non potrebbero lavorare con lo stesso software :D

[Gen.Web]

Originariamente inviato da ChriD
La mia Prof. di Elementi d'Informatica mi ha detto che CISC sono le istruzioni utilizzate da processori Intel mentre Risc da AMD!


Io non credo sia avvenuto questo passaggio che dici tu :confused:



ammazza che prof di elementi di informatica...

[ghiotto86]

Originariamente inviato da ChriD
La mia Prof. di Elementi d'Informatica mi ha detto che CISC sono le istruzioni utilizzate da processori Intel mentre Risc da AMD!


Io non credo sia avvenuto questo passaggio che dici tu :confused:

anche la mia ha detto così.
:confused:

[LuPellox85]

io a dire il vero so che

80486CISC->PENTIUM RISC con decoder in grado di tradurre le istruzioni CISC in RISC in modo da non dover riscrivere tutto il codice

[ChriD]

Originariamente inviato da ghiotto86
anche la mia ha detto così.
:confused:


che corso fai? :rolleyes:

[ghiotto86]

Originariamente inviato da ChriD
che corso fai? :rolleyes:

ingegneria inforamtica

[cdimauro]

Originariamente inviato da LuPellox85
più che altro, quello che non mi rimane chiaro è il passaggio da 486(CISC) a Pentium(RISC)
Per forza: sono entrambi CISC... ;)

[cdimauro]

Originariamente inviato da ChriD
La mia Prof. di Elementi d'Informatica mi ha detto che CISC sono le istruzioni utilizzate da processori Intel mentre Risc da AMD!
Se veramente t'ha detto una cosa simile, dille d'informarsi meglio, perché ha scritto assolutamente falsa.
Di RISC si può cominciare a parlare coi K5 di AMD, e i PentiumPro di Intel: certamente non coi Pentium. E comunque stiamo parlando di RISC veri e propri, con un'ISA dedicato e direttamente utilizzabili.
Io non credo sia avvenuto questo passaggio che dici tu :confused:
Infatti non c'è stato: siamo ancora fermi ai CISC... ;)

[cdimauro]

Originariamente inviato da LuPellox85
io direi che è una boiata assurda :D
anche perchè se uno fosse CISC e uno RISC non potrebbero lavorare con lo stesso software :D
Esattamente: un RISC con un'ISA nativo x86 non sarebbe più un RISC... ;)

[cdimauro]

Originariamente inviato da LuPellox85
io a dire il vero so che

80486CISC->PENTIUM RISC con decoder in grado di tradurre le istruzioni CISC in RISC in modo da non dover riscrivere tutto il codice
Questo avvenne col PentiumPro, però, non col Pentium. E comunque sempre di CISC si tratta: è l'unità di esecuzione interna che è un RISC, ma molto particolare e realizzato appositamente per questo scopo. Per intenderci: non puoi farci girare del codice nativo per la sua ISA... ;)

[cdimauro]

Originariamente inviato da F12
mah ke mi hanno detto a scuola era ke la famiglia CISC era fatta kon un arkitettura molto komplessa e pure lenta rispetto a un RISC kon molte meno istrizioni...
In principio, sicuramente. Ma le cose sono cambiate da tempo: lo stesso 486, pur non avendo un RISC internamente, riusciva ad eseguire la maggior parte delle sue istruzioni (ben più complesse di quelle dei RISC dell'epoca e di molti attuali) in un solo ciclo di clock.
e poi mi pare si dicesse ke tutti i CISC fossero X86...
Assolutamente falso: x86 è stata una delle ultime architetture CISC, anzi.
e x i RISC c'erano i MOTOROLA, ALPHA, ecc
I Motorola 68000 erano dei famosissimi CISC, ancora "più CISC" perfino degli x86... :D

[ChriD]

Originariamente inviato da ghiotto86
ingegneria inforamtica


Anch'io :eek:

Lanna?

[LuPellox85]

Originariamente inviato da cdimauro
Questo avvenne col PentiumPro, però, non col Pentium. E comunque sempre di CISC si tratta: è l'unità di esecuzione interna che è un RISC, ma molto particolare e realizzato appositamente per questo scopo. Per intenderci: non puoi farci girare del codice nativo per la sua ISA... ;)

maledetti professori :muro:
l'aveva fatta molto più semplice e sbrigativa il mio prof!
grazie :)
ora mi sto leggendo questo http://www.chez.com/pma/irisc/irisc.htm

[cdimauro]

Di niente: la cosa che mi dà più fastidio è che vengano divulgate delle notizie clamorosamente false (addirittura all'università :muro: ). Non prendete mai per oro colato tutto ciò che vi viene propinato: verificate sempre tutto... ;)

[ghiotto86]

Originariamente inviato da ChriD
Anch'io :eek:

Lanna?

si quella bonazza di lanna:sofico:

[ghiotto86]

Originariamente inviato da cdimauro
Di niente: la cosa che mi dà più fastidio è che vengano divulgate delle notizie clamorosamente false (addirittura all'università :muro: ). Non prendete mai per oro colato tutto ciò che vi viene propinato: verificate sempre tutto... ;)

ok doc;)

[luke3]

in modo molto sintetico dico la mia:
CISC erano e sono tutti i processori X86 che e seguono il codice in modo complesso e impiegano piu giri di clock per eseguire un'istruzione.
vedi 286 386 486 ---- K6 ecc ecc
RISC sono i processori che eseguono il codice in modo elementare e utilizzano ogni giro di clock per eseguire un'istruzione.
vedi playstation 1 -2 ecc ecc

dato che i pentium possono eseguire anche un'istruzione per clock si possono definire ibridi

pensate che potenza se un P4 3.2 eseguisse sempre un'istruzione per ogni giro di clock .

aggiungo ma non sono sicuro, l'avevo letto tempo fa che l'effetiva velocita/potenza di una CPU e solo il 10% del valore nominale
Es un P4 3.2 Ghz in realta' viaggia solo a 320 MHZ.

[TheDarkAngel]

Originariamente inviato da luke3

aggiungo ma non sono sicuro, l'avevo letto tempo fa che l'effetiva velocita/potenza di una CPU e solo il 10% del valore nominale
Es un P4 3.2 Ghz in realta' viaggia solo a 320 MHZ.

rispetto a cosa :mbe::mbe::mbe:?
detta così non ha il minimo senso...

[KuWa]

vado un po' OT: beh non c'è assolutamente da fidarsi dei prof universitari... pensate chi hanno messo come prof di sistemi operativi? :D la moglie del rettore che non sa un cazzo e legge le diapositive (chiaramente non fatte da lei) e se le chiedi qlcosa non te lo sa dire. :rotfl: :rotfl: :rotfl:
se vi chiedono la differenza tra risc e cisc aggiungete alla risposta che ci fu una guerra santa tra le due "architetture" (come disse il buon tanenbaum :D )

[The Teorus B.I.G]

Originariamente inviato da F12
mah ke mi hanno detto a scuola era ke la famiglia CISC era fatta kon un arkitettura molto komplessa e pure lenta rispetto a un RISC kon molte meno istrizioni... e poi mi pare si dicesse ke tutti i CISC fossero X86... e x i RISC c'erano i MOTOROLA, ALPHA, ecc

Quoto

[ChriD]

Originariamente inviato da luke3
in modo molto sintetico dico la mia:
CISC erano e sono tutti i processori X86 che e seguono il codice in modo complesso e impiegano piu giri di clock per eseguire un'istruzione.
vedi 286 386 486 ---- K6 ecc ecc
RISC sono i processori che eseguono il codice in modo elementare e utilizzano ogni giro di clock per eseguire un'istruzione.
vedi playstation 1 -2 ecc ecc

dato che i pentium possono eseguire anche un'istruzione per clock si possono definire ibridi

pensate che potenza se un P4 3.2 eseguisse sempre un'istruzione per ogni giro di clock .

aggiungo ma non sono sicuro, l'avevo letto tempo fa che l'effetiva velocita/potenza di una CPU e solo il 10% del valore nominale
Es un P4 3.2 Ghz in realta' viaggia solo a 320 MHZ.


che cos'è un giro di clock?
scusate ma è da poco che approfondisco il settore :p

[luke3]

Originariamente inviato da TheDarkAngel
rispetto a cosa :mbe::mbe::mbe:?
detta così non ha il minimo senso...
ho fatto anche un'esempio con dei numeri.
Non e che e comparabile con qualcosa.
C'e un dato 3.2 GHZ che e la velocita nominale
il 10% di questo valore e 320 MHZ
quindi secondo a quello che avevo letto la velocita reale e pari a 320 MHz.
Chiaro !!!!:D :D :D

[LuPellox85]

Originariamente inviato da luke3
ho fatto anche un'esempio con dei numeri.
Non e che e comparabile con qualcosa.
C'e un dato 3.2 GHZ che e la velocita nominale
il 10% di questo valore e 320 MHZ
quindi secondo a quello che avevo letto la velocita reale e pari a 320 MHz.
Chiaro !!!!:D :D :D

no :D
se i transistor fanno saturazione/interdizione (1 ciclo di clock) 3 milioni e 200 mila volte al secondo sono 3200Mhz non ci sono santi :D

[Q_Zero]

allora qua si stà facendo un pò di confusione;)

Risc (Reduced Instruction Set Computer) sono tutte Cpu che non utilizzavano l'interpretazione nascono attorno agli anni 80 e non avevano bisogno di essere compatibili con prodotti già esistenti così che i progettisti ereno liberi di scegliare instruction set nuovi che erano in grado di ottimizzare le prestazioni totali del sistema.
I sostenitori dei Risc erano convinti che la maniera migliore per progettare un elaboratore era di disporre di un limitato numero di istruzioni semplici che venivano eseguite in un ciclo del data path.
Sostenevano anche che se una macchina Risc richiedeva 4-5 istruzioni in più, per eseguire un certo processo rispettto a quante ne avrebbe inpiegate un processore Cisc (Complex instruction set computer), i quali eseguono istruzioni + complesse ma di numero inferiore i RISC erano potenzialmente 10 volte + veloci perchè le istruzioni non venivano interpretate.
Quindi scoppiò una vera e propria diatriba tra Risc (Dec Alpha) che attaccava l'ordine prestabilito delle cose e CISC (pentium).
Questa diatriba venne ovviamente vinta da RISC.
Ci si aspettava quindi il tramonto dell'architettura cisc ma ciò non avvenne sia percè Intel aveva investito parecchi migliardi su questa architettura e no potevano essere sprecati sia perchè introdusse un nuovo processore Cisc che integrava un Risc che eseguiva le istruzioni + semplici mentre il Cisc quelle + complesse. (applicato dal modello 486 in poi).
:D

[Q_Zero]

Originariamente inviato da KuWa
vado un po' OT: beh non c'è assolutamente da fidarsi dei prof universitari... pensate chi hanno messo come prof di sistemi operativi? :D la moglie del rettore che non sa un cazzo e legge le diapositive (chiaramente non fatte da lei) e se le chiedi qlcosa non te lo sa dire. :rotfl: :rotfl: :rotfl:
se vi chiedono la differenza tra risc e cisc aggiungete alla risposta che ci fu una guerra santa tra le due "architetture" (come disse il buon tanenbaum :D )

Ahah un altro membro dell'ateneo friulano :D

W Tanenbaum W PIETRO :D

[TheDarkAngel]

Originariamente inviato da luke3
ho fatto anche un'esempio con dei numeri.
Non e che e comparabile con qualcosa.
C'e un dato 3.2 GHZ che e la velocita nominale
il 10% di questo valore e 320 MHZ
quindi secondo a quello che avevo letto la velocita reale e pari a 320 MHz.
Chiaro !!!!:D :D :D

se non paragoni quel 320mhz a qualcosa non ha senso..
perchè a 3.2ghz fa 3.2 miliardi di cicli al secondo... che ti piaccia o meno...

[luke3]

Originariamente inviato da TheDarkAngel
se non paragoni quel 320mhz a qualcosa non ha senso..
perchè a 3.2ghz fa 3.2 miliardi di cicli al secondo... che ti piaccia o meno...
come ho gia detto lo lessi tempo fa, in una rivista , se trovo l'articolo lo scansiono e ve lo mostro, anch'io non ci credo, pultroppo le mie conoscenze non sono cosi alte per dire che e una boiata, se voi smentite io ci credo :)

[^TiGeRShArK^]

www.lithium.it

Se vi fate un giro dovreste trovare un confronto tra le architetture cisc e risc.

Cmq oramai questa distinzione si può dire ke a livello pratico non esiste dato ke i processori moderni traducono le istruzioni complesse cisc in micro-ops RISC-like. Il concetto di pipeline vi dice niente? la sua lunghezza possiamo dire in maniera "grossolana" ke dipende dal numero di istruzioni RISC-like in cui viene suddivisa una istruzione CISC.

[cdimauro]

Originariamente inviato da luke3
in modo molto sintetico dico la mia:
CISC erano e sono tutti i processori X86
Gli x86 non sono gli unici processori CISC sulla terra, anzi!
che e seguono il codice in modo complesso
Che vuoi dire con ciò?
e impiegano piu giri di clock per eseguire un'istruzione.
Cicli di clock, non giri. Comunque a partire dal 486 la maggior parte delle istruzioni x86 impiega un ciclo di clock per essere eseguita.
vedi 286 386 486 ---- K6 ecc ecc
Dal K5/Pentium in poi, oltre a impiegare un ciclo di clock, la maggior parte delle istruzioni permettono di poter essere eseguite in parallelo con un'altra istruzione di pari "semplicità".
RISC sono i processori che eseguono il codice in modo elementare
Allora un RISC che permette di calcolare la radice quadrata o un il massimo, non sarà più tale, no? ;)
e utilizzano ogni giro di clock per eseguire un'istruzione.
Ciclo. Comunque non tutte le istruzioni di un RISC vengono eseguite in un ciclo di clock. E lo stesso si verifica anche per i CISC, da una decina d'anni.
dato che i pentium possono eseguire anche un'istruzione per clock si possono definire ibridi
No, sono sempre CISC (Complex Instruction Set CPU).
pensate che potenza se un P4 3.2 eseguisse sempre un'istruzione per ogni giro di clock .
Sempre no, ma nella maggior parte dei casi sì, lo fa proprio. E ne esegue fino a tre addirittura... ;)
aggiungo ma non sono sicuro, l'avevo letto tempo fa che l'effetiva velocita/potenza di una CPU e solo il 10% del valore nominale
Es un P4 3.2 Ghz in realta' viaggia solo a 320 MHZ.[/B]
L'avrai letto su qualche libro di Asimov... Solo che era già morto quando è uscito il P4... :D
Insomma, noi sicuramente smentiamo che sia così come hai riportato. :)
Comunque sono curioso di leggere quell'articolo, se lo trovi postalo lo stesso, perché voglio vedere chi ha avuto il coraggio di dire una palla colossale come questa... :rolleyes:

[cdimauro]

Originariamente inviato da Q_Zero
Questa diatriba venne ovviamente vinta da RISC.
Tanto ovvia non è, visto che l'hanno vinta i CISC. ;)
Ci si aspettava quindi il tramonto dell'architettura cisc ma ciò non avvenne sia percè Intel aveva investito parecchi migliardi su questa architettura e no potevano essere sprecati sia perchè introdusse un nuovo processore Cisc che integrava un Risc che eseguiva le istruzioni + semplici mentre il Cisc quelle + complesse. (applicato dal modello 486 in poi).
Errato. Innazitutto fu AMD a presentare il primo processore (il K5) che integrava un RISC per l'elaborazione delle istruzioni x86 (Intel arrivò dopo col PentiumPro). Poi il 486, pur non avendo un'unità RISC come quella del K5 o del PPro, poteva tranquillamente competere coi RISC, in quanto eseguiva direttamente la maggior parte delle istruzioni, senza far uso di microcodice, e completando l'operazione in un solo ciclo di clock. Questo nel 1989... ;) E le sue istruzioni, pur essendo eseguite in un ciclo di clock, erano molto più complesse di quelle dei RISC, comportando quindi una maggior velocità di esecuzione e un minor spazio occupato.

[cdimauro]

Originariamente inviato da ^TiGeRShArK^
Cmq oramai questa distinzione si può dire ke a livello pratico non esiste dato ke i processori moderni traducono le istruzioni complesse cisc in micro-ops RISC-like.
Lo fanno anche i RISC ormai: vedi G5, che traduce le sue istruzioni RISC in istruzioni ancora più RISC da dare in pasto alla sua unità interna "più RISC". :D
Il concetto di pipeline vi dice niente? la sua lunghezza possiamo dire in maniera "grossolana" ke dipende dal numero di istruzioni RISC-like in cui viene suddivisa una istruzione CISC.
Non è corretto: il numero di istruzioni RISC-like in cui viene suddivisa un'istruzione CISC in genere è pari a una o due, e per un insieme ridotto viene ancora utilizzato il microcodice.

Le pipeline servono ad altro: a "spezzare" il lavoro di ogni istruzione in tante piccole e veloci parti, in modo da ridurre il più possibile il path critico e permettere di raggiungere frequenze più elevate.

[Q_Zero]

[QUOTE]Originariamente inviato da cdimauro
Tanto ovvia non è, visto che l'hanno vinta i CISC. ;)

La rivalità scoppiò per determinare quale architettura generasse processori più veloci.
Quindi, fammi capire bene tu sostieni che i processori CIsc risultarono i più veloci ?


:confused:

[Morpheus_/_Neo]

dunque, tutti i proc. x86 sono derivati CISC solo che il set di istruzioni CISC e' oggi piu' che altro una specie di interfaccia (passatemi il termine) verso il programmatore. queste istruzioni cisc vengono, poi, tradotte internamente in micro-istruzioni piu' simili a un set di istruzioni risc. questo ia per intel che per amd.

la potenza ed efficienza dei risc sta nel fatto che con l'avvento di memorie cache sempre piu' veloci ed efficienti, era ed e' molto piu' veloce fare molti accessi in memoria per prelevare istruzioni 'piccole' piuttosto che accedervi una sola volta per poi eseguire una singola istruzione che consta di molti passi esecutivi che impegnano piu' cicli di clock. inoltre, con un set RISC si hanno a disposizione una serie di circostanze (esattamente N istr. per ciclo di clock - considerando cpu superscalari, tempi di elaborazione deterministici, ...) per cui si possono realizzare tutta una serie di ottimizzazioni del codice di un programma fatte a livello del compilatore, con conseguente miglioramento dell'efficienza anche software e non solo hardware

[Q_Zero]

Questo nel 1989... ;)

L'architettura Risc fu inventata da un gruppo di ricercatori nell'università di Berkley esattamente nel 1980. :O

[echelon]

occhio pero', non è che i cisc siano migliori, oserei dire anzi, o meglio bosigna fare delle distinzioni.

per farla spicciola se prendi un alpha 200 mhz e un pentium allo stesso clock, il risc in operazioni floating point le suonerà di brutto a intel, quest'ultimo però si rifarà nel caso di applicazione tipo database.

alpha,sparc,mac usano risc

my 2 cents.

[^TiGeRShArK^]

Originariamente inviato da cdimauro
Non è corretto: il numero di istruzioni RISC-like in cui viene suddivisa un'istruzione CISC in genere è pari a una o due, e per un insieme ridotto viene ancora utilizzato il microcodice.

Le pipeline servono ad altro: a "spezzare" il lavoro di ogni istruzione in tante piccole e veloci parti, in modo da ridurre il più possibile il path critico e permettere di raggiungere frequenze più elevate.

tratto da lithium:

"1) Il codice ISA x86 complesso (nel senso di tante istruzioni di natura diversa) e disomogeneo (nel senso che alcune istruzioni sono lunghe 8 bit, altre 16 e quelle degli applicativi più recenti 32 bit) viene decodificato secondo lo schema già studiato: una ROM contiene la corrispondenza fra le istruzioni complesse e quelle più semplici omogenee. L'unità di controllo è il regista dell'operazione di decodifica.

2) Alle poche compatte istruzioni ISA x86 vengono sostituite le più numerose istruzioni di formato omogeneo (a 32 bit) che possono essere quindi immesse in una memoria tampone (buffer) in attesa di venire processate dalle unità di elaborazione più a valle. Le istruzioni decodificate sono RISC-like, nel senso che appartengono ad un "alfabeto" meno ricco del codice nativo ISA x86 ma altamente ottimizzato per essere convenientemente compreso dalla circuiteria preposta al suo trattamento.

3) Queste istruzioni Risc-like possono allora essere manipolate secondo quanto di meglio la tecnologia odierna possa offrire."

In pratica quello ke mi sembra di capire è ke le istruzioni CISC complesse vengano spezzate in istruzioni RISC-like e quindi elaborate all'interno del core RISC del processore attraverso al pipeline.....

[Mauro82]

gli stadi di una pipeline servono ad incrementare la frequenza di clock
ad esempio il percorso critico di una cpu richiede 10^-9 s pertanto la frequenza massima sarebbe 1GHz
se invece lo dividiamo in due parti da 0.6*10^-9 s la frequenza massima sale a 1.66GHz

[cdimauro]

Originariamente inviato da Q_Zero
La rivalità scoppiò per determinare quale architettura generasse processori più veloci.
Quindi, fammi capire bene tu sostieni che i processori CIsc risultarono i più veloci ?

:confused:
Se consideri che un 486 a 25Mhz eroga 15MIPS, e un Motorola 68040 20MIPS, direi che la sfida l'hanno vinta i CISC, visto che in un solo ciclo di clock riescono ad eseguire molto più lavoro rispetto ad un RISC, grazie alle loro istruzioni più complesse. Non a caso furono definiti gli "antiRISC". ;)
Lo 040, poi, era un vero e proprio mostro... :D

[cdimauro]

Originariamente inviato da Morpheus_/_Neo
la potenza ed efficienza dei risc sta nel fatto che con l'avvento di memorie cache sempre piu' veloci ed efficienti, era ed e' molto piu' veloce fare molti accessi in memoria per prelevare istruzioni 'piccole' piuttosto che accedervi una sola volta per poi eseguire una singola istruzione che consta di molti passi esecutivi che impegnano piu' cicli di clock.
Veramente i CISC, come i RISC, leggono una linea di cache e tirano fuori un certo numero di istruzioni da eseguire.
inoltre, con un set RISC si hanno a disposizione una serie di circostanze (esattamente N istr. per ciclo di clock - considerando cpu superscalari, tempi di elaborazione deterministici, ...)
Non sono mai esattamente N: questo vale esclusivamente per le architetture VLIW. Per il resto, CISC e RISC tentano di eseguire quante più istruzioni possibili, limitatamente all'implementazione della loro architettura.
per cui si possono realizzare tutta una serie di ottimizzazioni del codice di un programma fatte a livello del compilatore, con conseguente miglioramento dell'efficienza anche software e non solo hardware
Lo stesso vale per i CISC. Anzi, per i CISC gli spazi di miglioramento sono maggiori, data la complessità delle istruzioni che possono eseguire.

[cdimauro]

Originariamente inviato da ^TiGeRShArK^
In pratica quello ke mi sembra di capire è ke le istruzioni CISC complesse vengano spezzate in istruzioni RISC-like e quindi elaborate all'interno del core RISC del processore attraverso al pipeline.....
Esattamente. Ma non c'è nesso col numero di stadi di pipeline.

[Marco71]

Il Macintosh nacque con processore MC68000, capostipite della gloriosa famiglia 68000 di Motorola...
La "filosofia" R.I.S.C aveva tra i "suoi pilastri" quello di eseguire ogni istruzione del set in un ciclo MA se indagate meglio noterete che non sempre ciò è vero...
L'unica "pecca" del 68040 era che non aveva implementato tutto il set di istruzioni f.p.u comprese le istruzioni "trascendentali" e questo mi "intristì" non poco (il mio idolo di allora da possessore Amiga era la coppia 68030/68882, sbav...).

Marco71.

P.S: Nessuno di voi mi potrebbe dare qualche ragguaglio su un processore 68K di cui non ho mai trovato molto: si tratta dell' MC68012 che doveva essere una versione "potenziata" del 68010...

[Mauro82]

so solo che utilizzava un package a 84pin e poteva indirizzare 2GB invece di 16MB di memoria:(

[Marco71]

Quindi venne abbandonato il package d.i.l a 64 pin del 68000/010 in luogo di uno "quadrato" ?

Marco71.

[cdimauro]

Sì, l'unica differenza è quella, e l'aumento delle linee d'indirizzamento.

Comunque il 68040 emulava le funzioni trascendentali tramite le apposite librerie fornite da Motorola, e le prestazioni erano comunque superiori a quelle del 68882... ;)