Link alla notizia: http://news.hwupgrade.it/12706.html

Elpida presenta due nuove tecnologie in grado di incrementare le prestazioni dei moduli di memoria DRAM

Click sul link per visualizzare la notizia.

Notevole solo che nn capisco come fai si ottengano datarate di soli 400Mhz x le DDR e 800Mhz x le DDR2.
Eppoi addirittura mi sembra 1 po' ottimistica confrontare i tempi delle DRAM con le SRAM, spero sia vero.

Cosa sono le SRAM?

Memorie statiche, ovvero quelle usate nella cache dei processori. Non hanno bisogno di refresh, come le memorie dinamiche, e hanno un tempo di latenza praticamente nullo. Lo svantaggio è che ogni cella di memoria sram deve usare parecchi componenti, quindi si tratta di memorie a bassa densità e dal costo molto elevato (ecco perchè un processore "umano" ne ha al massimo 1mb ;) )

Le ddr2 arrivano a 800MHz rispetto ai 400 delle ddr1 perchè vanno a 1.8V invece che a 2.5V e scaldano la metà.

scusa se te lo dico ma la tua spiegazione sul come vadano piu' veloci le ddr2 fa piu' acqua di quando noe' dovette salire sull'arca i suoi animaletti:D

confermo che la spiegazione e' un po' annacquata, per quanto riguarda le static ram il rapporto con le dram per il numero di transistor necessari per 1 bit di informazione e' di 6:1, la differente velocita' sta nel fatto che le dram devono caricare e scaricare un condensatore ad ogni lettura il che, per correnti non infinite, impiega il suo bel tempo. Per accorciarlo una via e' ridurre la capacita' del condensatore ma cosi' facendo bisogna avere degli amplificatori di segnale molto + sensibili come appunto viene detto nell'articolo di sopra "three-stage-sensing"

Se non ricordo male c'è anche una configurazione con 4 transistor per ogni cella di memoria statica.

Ricordavo che il compito del condensatore nelle celle di dram era assolto in realtà da un transistor (in ogni caso tecnologia cmos) e con qualche "magia" ci si riconduceva ad un condensatore equivalente esterno.

Comunque, mi pare di aver capito che in queste ram c'è il doppio dei transistor, visto che usano due celle per ogni bit. Probabilmente i tempi di refresh delle celle gemelle saranno "sfasati" per dimezzare le latenze di accesso.
Ciao