PDA

View Full Version : mi potete spiegare cosa è il quad pump del Pentium IV?

uvz
28-09-2002, 22:38
bus 533 mhz (133 quad pump)
???
sarebbe come le qdr? (ddr per 2)
se fosse così, come sarebbe possibile?
capisco il raddoppio delle ddr, usando il fronte di discesa, ma il secondo raddoppio come si ottiene?
cionci
29-09-2002, 08:22
Sì...è come le QDR...

Il clock di sistema (100 o 133 Mhz) viene modificato aggiungendo delle variazioni a metà della semionda positiva e negativa...

Una cosa del genere :
   ___  ___
  |    \/    |
  |          |
_|          |___/\___

Quindi supponendo T il periodo di clock...vengono trasmessi all'inizio del periodo (fronte di salita) a T/4 (notch su valore alto), a T/2 (fronte di discesa), 3T/4 (notch su valore basso)...

Mentre la trasmissione su un bus DDR avviene solamente sul fronte di salita e sul fronte di discesa...
Athlon
29-09-2002, 22:35
nel bus QDR del P4 in realta' i segnali di controllo sono 2 sfalsati di 90°.

Chiamando UP il fronde di salita e DOWN il fronte di discesa se le due linee si chiamano 1 e 2 la temporizzazione e' la seguente

UP1------UP2------DOWN1------DOWN2
cionci
30-09-2002, 07:33
Ne avevo scritto solo uno per semplificare...in realtà sono 2, molto simili a quello che ho fatto io, ma sfasati di 180°...

http://forum.hwupgrade.it/attachment.php?postid=2894888
Jo3
30-09-2002, 07:59
In pratica, e una modulazione di fase, con due livelli, uno a 0 uno a 180°, che permette di trasportare 2 livelli di segnale.

Codifica PSK (come nei modem).
uvz
30-09-2002, 18:18
90°? 180°? Ma non è corrente che passa in un "filo"?
Quindi passano dentro in modo differente?
Sparando numeri a caso, se nelle ddr passasse 1 bit ogni mhz, nelle qdr passa un bit ogni mezzo mhz? O passano contemporaneamente ma sfasati?
cionci
30-09-2002, 19:02
In un bus DDR vengono trasmesse 2 serie di dati per ogni ciclo di clock di sistema...in un bus QDR 4 serie di dati...
Non è che ci sia da dire di più...

I mhz non sono come le noccioline...non è che puoi prendere un mhz di 133 :)