Link alla notizia: http://www.businessmagazine.it/news/places2be-progetto-europeo-per-il-supporto-a-fdsoi_47115.html

Un fondo di 360 milioni di euro per supportare lo sviluppo delle tecnologie di processo FDSOI. 19 le realtà coinvolte, tra cui STMicroelectronics, Globalfoundries e vari atenei europei

Click sul link per visualizzare la notizia.

Noto con dispiacere come non ci sia alcuna universita' italiana, mentre ci sono universita' francesi, olandesi e belghe.

Continuiamo ad insegnare ai nostri giovani con dei classici design kit 130nm di UMC, e sicuramete andremo molto avanti!

Noto con dispiacere come non ci sia alcuna universita' italiana, mentre ci sono universita' francesi, olandesi e belghe.

Continuiamo ad insegnare ai nostri giovani con dei classici design kit 130nm di UMC, e sicuramete andremo molto avanti!

Ciao Blindwrite,
tu che ci lavori mi spiegheresti un passaggio del testo della news:
La tecnica di produzione FDSOI è una stada che permette di realizzare sia bulk CMOS sia FinFET a basso consumo ed elevate prestazioni. Secondo ST la tecnologia FDSOI è attualmente quella più perfomante ed efficiente anche se i principali produttori di semiconduttori come Intel, TSMC e Samsung nutrono ancora qualche perplessità.
Io sapevo che bulk e SOI fossero 2 modi di produzione del silicio distinti e diversi tra loro con pro e contro e che tutti e due si possono produrre in modo planare (come è stato fino a poco tempo fa) o alzando le parti Source e Drain in modo da formare delle alette che consentono il passaggio di corrente su 3 superfici (da questo sia il nome usato da intel 3-D sia il nome FinFET). Per cui sia bulk che soi possono essere planari o tridimensionali (finFET).
Il FullDepleted SOI invece è sempre planare ma ha una struttura del substrato diversa, più sottile rispetto alla Partial Depleted SOI.
Dico giusto? Perché se è come ho capito io allora il testo della news, e in particolare il passaggio in grassetto, è scritto male.
Grazie mille!

P.s.: non ti si vede più sul thread nella sezione processori di amd. Quando passi a dire un po' la tua? Anche se in questo momento c'è poco da dire visto che le info da amd latitano eccome.;)

Il FullDepleted SOI invece è sempre planare ma ha una struttura del substrato diversa, più sottile rispetto alla Partial Depleted SOI.
Dico giusto? Perché se è come ho capito io allora il testo della news, e in particolare il passaggio in grassetto, è scritto male.

Io avevo letto che anche i FinFET fossero possibili.
http://www.eetimes.com/electronics-blogs/other/4375676/Fully-Depleted-Silicon-on-Insulator-devices
Qui c'è un paragrafo a riguardo.