Link alla notizia: http://www.hwupgrade.it/news/telefonia/nuovi-processori-qualcomm-su-architettura-krait_36513.html

Sono state diffuse nelle ultime ore degli screenshot relativi a una presentazione Qualcomm relativa ai processori Snapdragon di nuova generazione

Click sul link per visualizzare la notizia.

mammamia!2.5ghz per core e quadcore...c'era da aspettarselo un investimento così forte in questo settore.i riultati delle vendite confermano che è il trend del momento.chissà cosa potrebbe fare uno smatphone che sappia sfruttare appieno le potenzialità di questi proci...?:eek: :oink:

...mha... tutti un po' troppo bravi... NVidia prevede che i futuri tegra saranno 8 volte più performanti, Qualcomm 4 volte... chi offre di più?
Ma poi...

[a cosa serve la potenza se non ne hai il controllo...]

... adesso sono i S.O. a mancare... e Android è veramente indietro... Honeycomb non decolla

tutto IMHO

Per quando sia estremamente incuriosito da queste cpu e da questi numeri, mi sembra difficile pensare che possano così di colpo battagliare con le soluzioni Amd e Intel dopo anni di dominio assoluto. Parlo naturalmente di pc fissi e portatili/tablet con windows 8 perchè sinceramente un quad a 2.5ghz non me lo immagino ancora in un cell di 10cm. Sembrerebbe una bella battaglia...

mi sembra difficile pensare che possano così di colpo battagliare con le soluzioni Amd e Intel dopo anni di dominio assolut
Il dominio assoluto non è certo merito delle prestazioni, ma solo dall'avere il monopolio nel settore desktop. Con l'abbandono di Microsoft al duopolio Wintel, gli x86 non hanno molto da offrire di più degli altri se non la retrocompatibilità.

spero proprio sia solo questo il motivo...

A questo proposito Qualcomm riporta dei grafici in cui viene mostrato che, il chip realizzato con un processo a 28 nanometri avrebbe una potenza di calcolo maggiore del 23% rispetto ai futuri Cortex A15, con un consumo minore del 47% agli stessi livelli di utilizzo

Cosa significa? Che se uso il processore a clock inferiore in modo da equivalere alle prestazioni del cortex A15, consumo il 47% in meno?

C'è il rischio in effetti che questi affinamenti nella gestione energetica del telefonino possano sì migliorare l'efficienza energetica nel rapporto potenza/consumi, ma a scapito dei consumi in assoluto.
Secondo me i SO mobili del futuro dovranno prevedere delle api di gestione energetica per aumentare il grado di consapevolezza dell'utente sui consumi che una certa app potrebbe comportare. Tipo: avvio un gioco pesante, e prima che il gioco si apra un popup mi chiede conferma avvisandomi che il gioco potrebbe consumare la batteria in breve tempo.
Si potrebbe avere così cellulari con processori dalla potenza elevata, ma utilizzata solo alla bisogna, e quindi che riescono a fare la giornata tranquillamente con un uso smartphone "normale".

Mi piacerebbe vedere una comparativa tra queste nuove cpu cortex e quallcom contro quelle x86, per renderci conto in maniera più diretta di quanto stanno progredendo le prestazioni nell'ambito mobile

Solo io vedo questa "spinta" prestazionale come una chiara provocazione a Intel?

Sarà che non vedo l'ora di avere un PC ARM-based con consumi irrisori (al posto di questi fornetti da 500W-1200W), ma i Quad e gli Octa mi sembrano destinati ad un mercato non smartphone e non tablet. D'altronde ARM stessa pone A15 Quad+ in una fascia superiore (small-server)

EDIT: Fray la pensa quasi come me :)

Una nuova architettura? Cioè non è ARM né x86? Ma come fa ad essere compatibile con il software? C'è qualcosa che non torna in questa news...

Una nuova architettura? Cioè non è ARM né x86? Ma come fa ad essere compatibile con il software? C'è qualcosa che non torna in questa news...

C'è scritto "nuova micro-architettura" significa che l'architettura è sempre ARM ma usano un nuovo core con struttura interna diversa da quelli precedenti di Qualcomm che permette maggiori prestazioni.

ARM ltd vende sia i "progetti dei chip" che i "diritti d'implementazione" del set d'istruzioni ARM, ma chi ha le licenze può poi migliorare il core che ha in licenza oppure progettarne uno da zero.

Anche se le istruzioni sono le stesse, il modo in cui vengono eseguite può fare una gran differenza.
Ad esempio dai core A8 ad A9 quello che è cambiata è la micro-architettura (sugli A9 le istruzioni vengono eseguite out-of-order, ovvero visto che ci sono più unita di esecuzione, può capitare che più istruzioni "in sequenza" siano in esecuzione simultanea su unità diverse anche se esternamente sembra solo che vengano eseguite una dopo l'altra ma in modo molto più veloce).
Per questo un A9 in media è più veloce di un A8 con lo stesso clock.

C'è scritto "nuova micro-architettura" significa che l'architettura è sempre ARM ma usano un nuovo core con struttura interna diversa da quelli precedenti di Qualcomm che permette maggiori prestazioni.

ARM ltd vende sia i "progetti dei chip" che i "diritti d'implementazione" del set d'istruzioni ARM, ma chi ha le licenze può poi migliorare il core che ha in licenza oppure progettarne uno da zero.

Anche se le istruzioni sono le stesse, il modo in cui vengono eseguite può fare una gran differenza.
Ad esempio dai core A8 ad A9 quello che è cambiata è la micro-architettura (sugli A9 le istruzioni vengono eseguite out-of-order, ovvero visto che ci sono più unita di esecuzione, può capitare che più istruzioni "in sequenza" siano in esecuzione simultanea su unità diverse anche se esternamente sembra solo che vengano eseguite una dopo l'altra ma in modo molto più veloce).
Per questo un A9 in media è più veloce di un A8 con lo stesso clock.

Grazie per la spiegazione.
Mi sembra strano xò che vada così più forte dei vari Cortex...

Grazie per la spiegazione.
Mi sembra strano xò che vada così più forte dei vari Cortex...

Bisogna vedere se sono partiti da un core "standard" e lo hanno migliorato oppure se ne hanno progettato uno da zero (in Qualcomm c'e' la gente in grado di farlo).

I core "standard" proposti da ARM sono pensati per essere prodotti con un ampio numero di processi produttivi (di solito come minimo quelli "bulk" ovvero di produzione economica su larga scala) ed occupando una certa area massima sul chip (perchè uno dei fattori di costo è quanta area viene occupata sul chip).

Se un produttore può utilizzare qualcosa di più sofisticato (es: maggior numero di metalizzazioni) oppure decide di usare un area maggiore, può introdurre ulteriori migliorie che abbassano le latenze interne e permettono di realizzare unita di esecuzione più veloci a parità di clock oppure cache più grandi.

Ad esempio, se il progetto "standard" ha delle FPU con pipeline a 5 stadi (un istruzione floating-point viene completata dopo 5 cicli dall'entrata nella pipeline), se con varie migliorie si riprogetta la FPU con una pipeline a 4 stadi che funziona alla stessa frequenza di quella a 5, succede che le prestazioni delle operazioni floating-point aumentano di circa il 20% rispetto alla versione a 5 stadi (non è esattamente così, ci sono altri vincoli di mezzo di cui tener conto, ma spero che renda l'idea).

Lo stesso succede aumentando le dimensioni delle cache (riprogettando i circuiti in modo che l'aumento di dimensione sia bilanciato da un calo delle latenze critiche che altrimenti costringerebbero ad abbassare la frequenza di clock massima delle cache), ecc. ecc.

Bisogna vedere se sono partiti da un core "standard" e lo hanno migliorato oppure se ne hanno progettato uno da zero (in Qualcomm c'e' la gente in grado di farlo).

I core "standard" proposti da ARM sono pensati per essere prodotti con un ampio numero di processi produttivi (di solito come minimo quelli "bulk" ovvero di produzione economica su larga scala) ed occupando una certa area massima sul chip (perchè uno dei fattori di costo è quanta area viene occupata sul chip).

Se un produttore può utilizzare qualcosa di più sofisticato (es: maggior numero di metalizzazioni) oppure decide di usare un area maggiore, può introdurre ulteriori migliorie che abbassano le latenze interne e permettono di realizzare unita di esecuzione più veloci a parità di clock oppure cache più grandi.

Ad esempio, se il progetto "standard" ha delle FPU con pipeline a 5 stadi (un istruzione floating-point viene completata dopo 5 cicli dall'entrata nella pipeline), se con varie migliorie si riprogetta la FPU con una pipeline a 4 stadi che funziona alla stessa frequenza di quella a 5, succede che le prestazioni delle operazioni floating-point aumentano di circa il 20% rispetto alla versione a 5 stadi (non è esattamente così, ci sono altri vincoli di mezzo di cui tener conto, ma spero che renda l'idea).

Lo stesso succede aumentando le dimensioni delle cache (riprogettando i circuiti in modo che l'aumento di dimensione sia bilanciato da un calo delle latenze critiche che altrimenti costringerebbero ad abbassare la frequenza di clock massima delle cache), ecc. ecc.

Sei stato chiarissimo... Grazie.