Link alla notizia: http://www.hwupgrade.it/news/cpu/ibm-annuncia-passi-avanti-per-il-processo-a-32-nanometri_25017.html

Big Blue ha annunciato di aver compiuto importanti passi avanti nell'implementazione delle tecnologie high-k/metal gate per il processo produttivo a 32nm

Click sul link per visualizzare la notizia.

che bello tra non molto avremo chip quasi freddi :D

che bello tra non molto avremo chip quasi freddi :D

+ che freddi ancora + veloci

Ottimo!! Per la serie il mio è più piccolo.

Fra poco avremo CPU grandi 4-5 mm.

Ma se non sbaglio + piccolo + scalda perchè c'è meno superficie a contatto con l'aria... Oppure siccome si usa meno corrente si scalda meno?? :confused:


Terribile!! XD

Si evince dall'articolo

Incrementi prestazionali del 35% circa rispetto a circuiterie a 45 nanometri che funzionanti alla medesima tensione operativa.

Quindi a parità di voltaggio (e quindi a ~ parità di consumo) andrà il 35% + veloce il problema sarà che i,l calore verrà dissipato in una zona + piccola quindi sarà + concentrato

quando uscirà il primo 32nm sarà il momento di bruciare questo conroe 65nm

faranno la ps3 slim...

Si sa del limite assoluto oltre il quale
bisognerà cambiare tecnologia ?
No perchè lo vedo sempre più vicino.

cavolo + veloci del 35% è un bel po'!!!!

complimenti all' IBM quando intel ha proposto la sua tecnologia hi-k aumentò del 20% le prestazioni IBM sembra aver fatto meglio: 35%
non so se sono paragonabili visto che intel la propose nel passaggio
65nm->45 nm
mentre IBM nel passaggio
45nm->32nm
AMD potrà usufruire di queste tecnologie??

Grandissima IBM e partners..

ricerca e sviluppo.. = innovazione.. = evoluzione..

Chissà dove si arriverà.. riusciranno i nostri eroi ad abbattere il muro dei 20 Nanometri? E tra quando?
Qlk anno fa questi numeri erano fantascienza.

@ Zem
fino a qualche anno fa era proprio 32 nm ma ogni volta portano più in basso questo limite l' attuale non lo so cmq penso che riescono ad arrivare a 22nm mi pare di aver letto quacosa del genere qualcuno può confermare

L'ultimo limite "detto" dovrebbe essere 18 nm ma secondo nn sarà neanche questo. è difficile stabilirlo, cn glianni la tecnologia cambia, migliora e magari si trova il modo di superare certi problemi......oppure ne nascono di nuovi del tutto inaspettati.

Il limite con le tecnologie attuali è proprio 32nm (dipende dalla lunghezza d'onda della sorgente ultravioletta utilizzata per esporre i wafer e dall'effetto di diffrazione di un'onda che passa per una fenditura piccola). Ci sono vari trucchi per ovviare a questo, per esempio eseguire l'esposizione in acqua, che ha un indice di rifrazione più elevato dell'aria.
Cmq per passare ai 22nm ci vorranno macchinari completamente nuovi, e quindi il passaggio sarà più complicato e costoso (ad esempio nuove sorgenti con lunghezze d'onda più corte <200nm), però so che intel nella sua roadmap ha già parlato di 22nm tra 4 anni, e 16nm per il 2015.

Si sa del limite assoluto oltre il quale
bisognerà cambiare tecnologia ?
No perchè lo vedo sempre più vicino.

13nm non era il limite del silicio?

Confermo anche io i 32nm...

chi legge quotidianamente Hardware Upgrade o Tom's se n'è parlato spesso in diversi articoli.

In ogni caso si sanno già quali macchine utilizzare o misure adatte per superare questo limite...solo che, come ha detto Simo87, non basterà un semplice upgrade dei macchinari per la produzione come accade oggi...ma bisognerà che i produttori costruiscano FAB del tutto nuove o che "rivoluzioni" quelle già esistenti...

se in questi anni si è passato velocemnte da un processo produttivo all'altro, nel futuro ci sarà un lieve rallentamento, con un cambio di passaggio probabilmente ogni 2-3 anni.

Si sa del limite assoluto oltre il quale
bisognerà cambiare tecnologia ?
No perchè lo vedo sempre più vicino.

La lunghezza del legame tra due atomi è mediamente di 0.15/0.19nm, al di sotto non potranno certo andare, e dubito che ci si possano avvicinare molto.

La lunghezza del legame tra due atomi è mediamente di 0.15/0.19nm, al di sotto non potranno certo andare, e dubito che ci si possano avvicinare molto.

Stavo pensando ....
Bhe allora conviene avvicinarsi a questo limite,
visto che bisogna, a parte investire
su nuove fab ma sopratutto ,aspettare di più
per avere una miniaturizzazione più spinta ?

Si tratta anche di vedere, per come è pensata la tecnologia MOS, la minima lunghezza di canale raggiungibile (tra source e drain). Nei mos a canale corto si hanno seri problemi di saturazione della velocità di trascinamento (drift) per la quale la corrente nel mos diminuisce in maniera sensibile.
Ho letto anche di una certa tecnologia che sta sviluppando intel chiamata Tri Gate Transistor (ovvero 3 transistors che sfruttano uno stesso gate) che potrebbe rivoluzionare il tutto, ovvero incrementare ancor più la densità di transistori sul wafer di silicio ricorrendo ad una tecnologià tridimensionale (e non più planare).
Staremo a vedere se in futuro riusciranno ancora a stare dietro alla prima legge di Moore! :D

Si sa del limite assoluto oltre il quale
bisognerà cambiare tecnologia ?
No perchè lo vedo sempre più vicino.

per parlare solo a grandi linee dell'argomento dovremmo scrivere una libro quindi ti passo direttamente un documento ufficiale tratto dal sito

http://www.itrs.net/Links/2007ITRS/Home2007.htm

il documento ini dettaglio è:

http://www.itrs.net/Links/2007ITRS/2007_Chapters/2007_Lithography.pdf

riassumento i dati (che comunque sono puramente teorici perche se vai a leggere i report annuali si ritoccano anno dopo anno) vedi che i limiti teorici sono

25nm nel 2015

e nell'analisi a lungo termine

11nm nel 2022

poi dipende dal tipo di circuito in analisi perche le memorie e le cpu hanno delle roadmap un po diverse come tempistiche

non vivremo abbastanza a lungo per vedere un vero limite (noi), tra cambio di litografie e materiali ne abbianmo ancora da scoprire di soluzioni

per parlare solo a grandi linee dell'argomento dovremmo scrivere una libro quindi ti passo direttamente un documento ufficiale tratto dal sito

http://www.itrs.net/Links/2007ITRS/Home2007.htm

il documento ini dettaglio è:

http://www.itrs.net/Links/2007ITRS/2007_Chapters/2007_Lithography.pdf

riassumento i dati (che comunque sono puramente teorici perche se vai a leggere i report annuali si ritoccano anno dopo anno) vedi che i limiti teorici sono

25nm nel 2015

e nell'analisi a lungo termine

11nm nel 2022

poi dipende dal tipo di circuito in analisi perche le memorie e le cpu hanno delle roadmap un po diverse come tempistiche

non vivremo abbastanza a lungo per vedere un vero limite (noi), tra cambio di litografie e materiali ne abbianmo ancora da scoprire di soluzioni

parla per te... sgrat....sgrat...:Prrr:

I limiti su cui vi crogiolate ora si limitano a considerare materiali presenti sulla terra... :sofico:

Il limite massimo è quello dato dai processi di stampa del silcio.. dopodichè credo si possa davvero parlare di "cambio di tecnologia"..

Prova a dare un'occhiata a questo link, è davvero interessante a mio avviso..

http://www.privacy.it/hofmann20010924.html

tanto x fare il punto della situazione: tra 1 pochino salteranno fuori processori con bus di comunicazione ottico copaci di incrementare di circa 100 volte le prestazioni,unito alla scoperta di 1 nuovo materiale ke nn risente dell'aumentare della temperatura e incrementa la tensione supportata dal materiale di circa 5 volte,poi mettiamoci le memorie a cambiamento di fase ancora in fase di ottimizzazione ma già operative(circa 1000 volte + performanti delle attuali memorie ddr2),e condiamo il tutto con 1 hd con nuova tecnologia rivoluzionaria citata 2 gg fà che unisce le velocità delle memorie flash e il maggior contenimento dei dati... a tutto questo aggiungete il fatto ke sarà possibile costruire tridimensionalmente dei transistor come citava kata_jamaica e confermo xkè ho letto qualcosa di simile qualke giorno fà! ora fatevi 2 calcoli su ke astronave girerà il vostro starcraft2 tra 10 anni.....

http://www.tomshw.it/news.php?newsid=13743
ah scusate questo l'ho appena letto....aggiungetelo al resto....

tanto x fare il punto della situazione: tra 1 pochino salteranno fuori processori con bus di comunicazione ottico copaci di incrementare di circa 100 volte le prestazioni,unito alla scoperta di 1 nuovo materiale ke nn risente dell'aumentare della temperatura e incrementa la tensione supportata dal materiale di circa 5 volte,poi mettiamoci le memorie a cambiamento di fase ancora in fase di ottimizzazione ma già operative(circa 1000 volte + performanti delle attuali memorie ddr2),e condiamo il tutto con 1 hd con nuova tecnologia rivoluzionaria citata 2 gg fà che unisce le velocità delle memorie flash e il maggior contenimento dei dati... a tutto questo aggiungete il fatto ke sarà possibile costruire tridimensionalmente dei transistor come citava kata_jamaica e confermo xkè ho letto qualcosa di simile qualke giorno fà! ora fatevi 2 calcoli su ke astronave girerà il vostro starcraft2 tra 10 anni.....

Tra l'altro non volei deluderti..ma Starcraft 2 dovrebbe uscire al più tardi nel 2009, quindi ci giocherò al massimo su un Nehalem. :D :D :D

Si sa del limite assoluto oltre il quale
bisognerà cambiare tecnologia ?
No perchè lo vedo sempre più vicino.

Vedi, c'è un limite ultimo imposto da un certo numero di atomi che ti permette di definire il "silicio", ad esempio, ancora silicio. Prima si diceva che servisse una pila di 16 layer atomici, ora un certo Rodriguez (non ricordo se si scrive così, ma è uno dei più esperti nanotecnologi al mondo) afferma che si può definire "silicio" anche una pila di 13 layer atomici.
Ad ogni modo, dipende tutto da ciò che è chiamato "modulo di Young". Ecco perché si cercano ora materiali ad alto k. Tali materiali riducono di molto l'effetto tunnel quantistico che si ha inevitabilmente per larghezze di canale così piccole, perché è tale effetto ad essere il fattore limitante a causa delle correnti di dispersioni attraverso l'ossido di gate.

Il passaggio 45 --> 32 è importante. Quello 32 --> 28 mi sembra un tantino inutile, ma evidentemente non riuscivano ad andare ai 22nm immediatamente

Il passaggio 45 --> 32 è importante. Quello 32 --> 28 mi sembra un tantino inutile, ma evidentemente non riuscivano ad andare ai 22nm immediatamente

Non devi pensare ad un singolo MOS ma al fatto che in un microprocessore ce ne sono attorno all'ordine del miliardo, quindi aumenta in modo non proprio trascurabile il numero di devices a parità di area :)
Aumenta a tal punto da giustificare l'incremento prestazionale indicato nell'articolo

Non devi pensare ad un singolo MOS ma al fatto che in un microprocessore ce ne sono attorno all'ordine del miliardo, quindi aumenta in modo non proprio trascurabile il numero di devices a parità di area :)
Aumenta a tal punto da giustificare l'incremento prestazionale indicato nell'articolo

Sì, lo so, ma un passaggio da 32 a 28 avrà un incremento di produttività davvero basso (+ 15%), decisamente inferiore all'oltre 35% dello step 32 rispetto al 45nm.

Il limite massimo è quello dato dai processi di stampa del silcio.. dopodichè credo si possa davvero parlare di "cambio di tecnologia"..

Prova a dare un'occhiata a questo link, è davvero interessante a mio avviso..

http://www.privacy.it/hofmann20010924.html

Interessante.
Lo vedo meglio come approccio rispetto
a creare un transistor tridimensionale.
Con i nanotubi dai fogli di carbonio
si possono ricavare dispositivi e connessioni
senza avere nella miniaturizzazione
il problema di smaltire la temperatura.
Poi se non sbaglio è una tecnologia
a breve termine.
IBM sta cercando di fondere le due
tecnologie nanotubi e DNA intendo.
E' incredibile pensare che non si può
risolvere il problema del ''rappresentante
nella città'' con i processori attuali.

E' incredibile pensare che non si può
risolvere il problema del ''rappresentante
nella città'' con i processori attuali.

Come no? Col mio Garmin lo risolvo in pochi secondi :asd:

Vorrei sottolineare un po' di baggianate sparate a destra e a manca.
I problemi di canale corto non e' certo la saturazione della corrente di drift. Semplificando molto si puo' dire che che non riesci a spegnere completamente il dispositivo ed hai una corrente a tensione nulla (leakage) molto elevata con conseguente consumo di potenza inutile e rischio di malfunzionamenti.
Come ti viene in mente di parlare di dispositivi freddi? Se consideri la densita' di corrente che passa in questi dispositivi arriviamo ad una enorme densita' di potenza paragonabile a potentissime esplosioni.
Ultimo appunto, scendendo al di sotto dei 32nm probabilmente si fara' uso di diverse architetture del dispositivo come i FinFet o TriGateTransistor che e' UN transistor con TRE gates e non viceversa.
Informarsi prima di inserire commenti sarebbe una buona cosa.

Tecnicamente sono stati dimostrati FinFET sotto i 10nm funzionanti e, sempre in teoria, si dovrebbe poter scendere ancora qualcosa.
Rimane sempre il problema dei 60mV/dec che non è superabile, quindi la tensione di alimentazione scala fino ad un certo punto. Perchè poi non si riesce a spegnere in modo decente il dispositivo.
Quoto sulla velocità di saturazione, che non è un problema (anche perchè Vdsat ha il segno meno nel calcolo della Idsat...). Il problema, semmai, sono gli effetti quantistici e di canale corto come il DIBL e compagnia.
I dati dell'ITRS sono puramente industriali; li ritoccano in base a come si modficano le capacità di produzione; se uno guarda i report del 1990, vede che nel '95 si sarebbe dovuto raggiungere il limite. :D
Anche sugli HighK vedo un po' di confusione :rolleyes: : questi materiali (che si usano per fare l'ossido di gate) hanno una costante dielettrica alta, quindi è possibile usare uno spessore maggiore ed avere lo stesso il controllo del canale.
Il futuro prossimo sarà dei dispositivi multigate: FinFET, Triple gate, P-gate, Omega-Gate, GAA. ;)

Comunque, che ci fossero problemi di integrazione era chiarissimo all'uscita dei processori multi core: non si riusciva a scalare le prestazioni come prima, allora è stato più semplice mettere più core in un chip... :) :)

Tecnicamente sono stati dimostrati FinFET sotto i 10nm funzionanti e, sempre in teoria, si dovrebbe poter scendere ancora qualcosa.
Rimane sempre il problema dei 60mV/dec che non è superabile, quindi la tensione di alimentazione scala fino ad un certo punto. Perchè poi non si riesce a spegnere in modo decente il dispositivo.
Quoto sulla velocità di saturazione, che non è un problema (anche perchè Vdsat ha il segno meno nel calcolo della Idsat...). Il problema, semmai, sono gli effetti quantistici e di canale corto come il DIBL e compagnia.
I dati dell'ITRS sono puramente industriali; li ritoccano in base a come si modficano le capacità di produzione; se uno guarda i report del 1990, vede che nel '95 si sarebbe dovuto raggiungere il limite. :D
Anche sugli HighK vedo un po' di confusione :rolleyes: : questi materiali (che si usano per fare l'ossido di gate) hanno una costante dielettrica alta, quindi è possibile usare uno spessore maggiore ed avere lo stesso il controllo del canale.
Il futuro prossimo sarà dei dispositivi multigate: FinFET, Triple gate, P-gate, Omega-Gate, GAA. ;)

Comunque, che ci fossero problemi di integrazione era chiarissimo all'uscita dei processori multi core: non si riusciva a scalare le prestazioni come prima, allora è stato più semplice mettere più core in un chip... :) :)

Adesso è chiaro.
Stanno prendendo tempo con i multicore.
Non ce la fanno a scendere in tempi brevi
se non cambiando tecnologia.
Il problema resta il solito sopratutto per
la fascia desktop.
Come li sfrutteranno tutti questi core ?
Sono fortunati solo i server.