chip R600

[)(Dj-DvD)(]

:eek: ...se le specifiche tecniche sono giuste sta scheda video farà paura....

dettagli by megagames.com

65nm
64 Shader pipelines (Vec4+Scalar)
32 TMU's
32 ROPs
128 Shader Operations per Ciclo
800MHz Core
102.4 miliardi shader ops/sec
512GFLOPs per gli shaders
2 miliardi triangles/sec
25.6 Gpixels/Gtexels/sec
256-bit 512MB 1.8GHz GDDR4 Memory
57.6 GB/sec Banda passante (at 1.8GHz)
WGF3.0 Unified Shader

[yossarian]

ci sono delle inesattezze

:fiufiu:

[darkfear]

GDDR4?? esiste?? 56 GB?? manco la X1800XT li fa....sta scheda o esce a fine 2006 oppure costerà 1200 euro!! :D :D

(2 in crossfire 2400 euro!!! immaginate?? :D :D )

[darkfear]

GDDR4?? esiste?? 56 GB?? manco la X1800XT li fa....sta scheda o esce a fine 2006 oppure costerà 1200 euro!! :D :D

(2 in crossfire 2400 euro!!! immaginate?? :D :D )


64 pippeline?? 1,8 ghz??

[sc82]

Mio cuggino mi ha detto che R700 avrà 192 pipeline e funzionerà a 2.4 GHz :eek:

[Anakin_86]

Mio cuggino mi ha detto che R700 avrà 192 pipeline e funzionerà a 2.4 GHz :eek:

:eek:
Allora mi sa proprio che aspetto R700 :sofico:

[OvErClOck82]

:eek: ...se le specifiche tecniche sono giuste sta scheda video farà paura....

dettagli by megagames.com

65nm
64 Shader pipelines (Vec4+Scalar)
32 TMU's
32 ROPs
128 Shader Operations per Ciclo
800MHz Core
102.4 miliardi shader ops/sec
512GFLOPs per gli shaders
2 miliardi triangles/sec
25.6 Gpixels/Gtexels/sec
256-bit 512MB 1.8GHz GDDR4 Memory
57.6 GB/sec Banda passante (at 1.8GHz)
WGF3.0 Unified Shader
e chi ha bisogno della ps3 ? :sofico:
il bello è che c'è ancora qualcuno che ci crede :rolleyes:

[LightForce]

Mio cuggino mi ha detto che R700 avrà 192 pipeline e funzionerà a 2.4 GHz :eek:

si e R8906854 ne avrà 988886746754 di pipeline...ma plz :doh:

[sc82]

si e R8906854 ne avrà 988886746754 di pipeline...ma plz :doh:

Hai ragione anche mio cuggino conferma! :eek:

[MaBru]

ci sono delle inesattezze

:fiufiu:
Dicci dicci.

Sarai il nostro gola profonda. :D

[grayfox_89]

auhauhauhaauhauh voi non sapete che nel chip Nv40 sono nascoste altre 1800 pipelines e io sono riuscite a sbloccarle con rivatuner :D
cmq no skerza ma R900 avrà le GDDR18 che andranno a 180000Tb con 1660000000000000000000000000000000000000000000001 pipelines.....

[yossarian]

Dicci dicci.

Sarai il nostro gola profonda. :D


mah, in realtà sono specifiche abbastanza verosimili (tranne i 1800 Mhz di GDDR4 che sono pochi, il numero di Gflops che con alu di quel tipo sono 1024 e non 512 e il fatto che un chip del genere sarà wgf2.0 e non wgf3.0); tenendo conto del fatto che le 64 pipeline sono alu sul modello di quelle di R500 (vect4+1), di tipo unificato. Il resto è tutto consequenziale (128 shader ops per ciclo derivano dal fatto che si hanno 64 alu vect+64 scalari, il fillrate viene fuori dallì'operazione n° di rop's x frequenza, il processo a 0,065 è molto probabile :D ).

Insomma, si poteva fare di meglio. Però qualcosa di vero c'è (bisogna leggere tra le righe :D )

[Foglia Morta]

mah, in realtà sono specifiche abbastanza verosimili (tranne i 1800 Mhz di GDDR4 che sono pochi, il numero di Gflops che con alu di quel tipo sono 1024 e non 512 e il fatto che un chip del genere sarà wgf2.0 e non wgf3.0); tenendo conto del fatto che le 64 pipeline sono alu sul modello di quelle di R500 (vect4+1), di tipo unificato. Il resto è tutto consequenziale (128 shader ops per ciclo derivano dal fatto che si hanno 64 alu vect+64 scalari, il fillrate viene fuori dallì'operazione n° di rop's x frequenza, il processo a 0,065 è molto probabile :D ).

Insomma, si poteva fare di meglio. Però qualcosa di vero c'è (bisogna leggere tra le righe :D )

Quindi la banda passante è palesemente sbagliata se ci saranno memorie più veloci . Parli spesso di un rapporto ottimale fra banda passante e qualcos'altro ( che non ricordo ) , se i dati assomigliano a quelli che banda passante ci vorrebbe per fare un bel lavoro ?

E poi una volta avevi parlato che ati aveva acquisito una tecnologia per facilitare l'incremento delle frequenze x il core... 800Mhz sono realistici ?

[yossarian]

Quindi la banda passante è palesemente sbagliata se ci saranno memorie più veloci . Parli spesso di un rapporto ottimale fra banda passante e qualcos'altro ( che non ricordo ) , se i dati assomigliano a quelli che banda passante ci vorrebbe per fare un bel lavoro ?

E poi una volta avevi parlato che ati aveva acquisito una tecnologia per facilitare l'incremento delle frequenze x il core... 800Mhz sono realistici ?


almeno 102 GB/sec (era banda passante/fillrate :D ); il che significa che 32 rop's a 800 Mhz sono troppe, oppure che il bus dovrebbe essere a 512 bit.

800 Mhz sono realistici (ma mi aspetto frequenze più alte).

La tecnologia in questione è la fast14 (e non riguarda solo le frequenze ma anche molte altre cose)

[Hal2001]

yossarian ultimamente ne tiri fuori una dal cappello ogni giorno, mi piace :D

R600 quindi in base a quello dici sarà un R500 per pc che mostrerà i muscoli.

[yossarian]

yossarian ultimamente ne tiri fuori una dal cappello ogni giorno, mi piace :D

R600 quindi in base a quello dici sarà un R500 per pc che mostrerà i muscoli.

si; d'altronde, R500 esiste solo perchè ATi sta lavorando da tempo al progetto di un chip a shader unificati per pc (e non certo per un'ordinazione da parte di MS, come qualcuno ha pensato :D )

[Foglia Morta]

si; d'altronde, R500 esiste solo perchè ATi sta lavorando da tempo al progetto di un chip a shader unificati per pc (e non certo per un'ordinazione da parte di MS, come qualcuno ha pensato :D )
e sai o puoi immaginare ( realisticamente :D ) cosa potrebbe proporre nvidia ?

[yossarian]

e sai o puoi immaginare ( realisticamente :D ) cosa potrebbe proporre nvidia ?


un chip wgf2.0, ovviamente :D

E' verosimile che proporrà all'inizio un chip a shader unificati solo dal punto di vista logico, per passare, nel successivo step, all'unificazione fisica. Questo perchè, al momento, sono convinti che unità dedicate siano più veloci rispetto a unità "generiche". In realtà la convinzione è solo in parte corretta. Un'unità dedicata esegue lo specifico task per cui è stata progettata, più velocemente di una generica (solo per il fatto che quella generica deve essere, di volta in volta, "predisposta" a quel particolare tipo di operazione). Però, dall'altra parte, c'è il vantaggio che con unità "generiche" si ripartiscono meglio i carichi di lavoro, quindi l'efficienza del chip, intesa come tempo di occupazione medio delle unità di calcolo, aumenta. Inoltre, il ricorso a unità in grado di eseguire calcoli diversi, permette di ridurre la ridondanza di circuiti dedicati a operazioni comuni ai due tipi di shader e di utilizzare quello spazio in più per inserire, all'interno del chip, buffer di dimensioni maggiori e un più alto numero di registri (con notevole vantaggio per la velocità di calcolo).

se ti aspetti specifiche, tipo 32 pixel, pipeline, 12 vsu, 24 rop's, 700 Mhz di frequenza, ecc, purtroppo devo deluderti. :D

[MaBru]

La tecnologia in questione è la fast14 (e non riguarda solo le frequenze ma anche molte altre cose)
Intrinsity?
se ti aspetti specifiche, tipo 32 pixel, pipeline, 12 vsu, 24 rop's, 700 Mhz di frequenza, ecc, purtroppo devo deluderti. :D
:D

[Rasko79]

mio cuggino m'hhha detto che da bambino una volta è morto. :D

[[Kendall]]

(bisogna leggere tra le righe :D )

Ma guarda che io ci ho provato a leggere tra le righe di quel posto, ma non ci ho trovato proprio niente sai? Solo una serie di pixel bianchi... :D

[yossarian]

']Ma guarda che io ci ho provato a leggere tra le righe di quel posto, ma non ci ho trovato proprio niente sai? Solo una serie di pixel bianchi... :D


la risposta giusta è dentro di te; me è..............sbagliata :D

[Zodd_Il_nosferatu]

la risposta giusta è dentro di te; me è..............sbagliata :D
l'MButo degli MButi! chi ha usato il primo MButo per travasare l'aqua?

SU REDUCASCIONAL SCIANNEL! :D

[darkfear]

l'MButo degli MButi! chi ha usato il primo MButo per travasare l'aqua?

SU REDUCASCIONAL SCIANNEL! :D
LOLLISSIMO!!!....GAIA IL PIANETA CHE èVIVVA!!! :D

[Foglia Morta]

un chip wgf2.0, ovviamente :D

E' verosimile che proporrà all'inizio un chip a shader unificati solo dal punto di vista logico, per passare, nel successivo step, all'unificazione fisica. Questo perchè, al momento, sono convinti che unità dedicate siano più veloci rispetto a unità "generiche". In realtà la convinzione è solo in parte corretta. Un'unità dedicata esegue lo specifico task per cui è stata progettata, più velocemente di una generica (solo per il fatto che quella generica deve essere, di volta in volta, "predisposta" a quel particolare tipo di operazione). Però, dall'altra parte, c'è il vantaggio che con unità "generiche" si ripartiscono meglio i carichi di lavoro, quindi l'efficienza del chip, intesa come tempo di occupazione medio delle unità di calcolo, aumenta. Inoltre, il ricorso a unità in grado di eseguire calcoli diversi, permette di ridurre la ridondanza di circuiti dedicati a operazioni comuni ai due tipi di shader e di utilizzare quello spazio in più per inserire, all'interno del chip, buffer di dimensioni maggiori e un più alto numero di registri (con notevole vantaggio per la velocità di calcolo).

se ti aspetti specifiche, tipo 32 pixel, pipeline, 12 vsu, 24 rop's, 700 Mhz di frequenza, ecc, purtroppo devo deluderti. :D

Thx

se posso abusare del tuo sapere :D ...
quali sono le fasi per la progettazione di una gpu ?

[Maury]

Thx

se posso abusare del tuo sapere :D ...
quali sono le fasi per la progettazione di una gpu ?


tanto buon vino ed una tavolata di pazzoidi :p

[cangia]

tanto buon vino ed una tavolata di pazzoidi :p

.. e tanti cibi UNTI , giusto per restare sempre in tema :fiufiu: :fiufiu: :D

[yossarian]

Thx

se posso abusare del tuo sapere :D ...
quali sono le fasi per la progettazione di una gpu ?


solitamente si parte dagli elementi base che la costituiscono (ovvero le unità di calcolo che, nel corso degli anni, hanno subito modifiche di poco conto); quindi si vaglia, in base alla versione delle API a cui si fa riferimento (che condiziona la scelta di molte cose, come ad esempio, la logica di funzionamento e il numero e il posizionamento dei registri interni, quali e quante unità allocare, sulla base del processo produttivo, all'interno del chip.
Grosso modo, lo schema a blocchi è abbastanza semplice: si ha un compilatore, una vertex pipeline, una pixel pipeline, e le rop's. Le scelte sono, in genere, dettate dalla logica delle masisme prestazioni senza, possibilmenmte, far scadere in maniera sensibile la qualità; quindi se c'è da limare qualcosa nel numero di transistor, piuttosto che eliminare qualche unità di calcolo si preferisce dimunire i transistor in altri ambiti (AF, così si hanno le ottimizzazioni in base all'angolo, LoD, come in r3x0) e si cerca di ridurre il più possibile la dimensione dei registri necessari (ad esempio per il MSAA si ha un circuito dedicato, il che permette di aumentare la velocità di calcolo, però questo circuito lavora solo a i8).
Una volta fatto lo schema blocchi, si procede, blocco per blocco, a disegnare i singoli circiti interni (tutti abbastanza standardizzati e spesso ripetitivi: ad esempio, all'interno di fpu, che siano ps o vs, ci sono molti elementi comuni) e a progettare le interconnessioni tra circuiti e il modo migliore per ottimizzare lo spazio all'interno del chip: questa, a meno che non si stia progettando qualcosa di completamente nuovo, è la parte che richiede più tempo, perchè obbliga a concentrarsi siul modo migliore per sfruttare elementi circuitali che potrebbero essere comuni a più unità di calcolo (un esempio è la fpu principale di Nv3x, NV4x e G70) e, sulla base del processo produttivo adottato, cercare di implementare il maggior numero di transistor, senza incorrere in problemi di interferenze o di leakage.
Quindi, una volta finita la fase progettuale, si utilizano programmi di simulazione per vedere se, effettivamente, il chip funziona come dovrebbe.
Se tutto va come dovrebbe, si procede al tapeout che è la fase in cui si verifica sul campo se tutto è andato a buon fine. Solitamente, a meno di qualche strano tipo di bug (tipo quello di R5x0), la fase della simulazione dovrebbe servire a escludere anche l'eventuale insorgere di qualsivoglia problema, quindi il tapeout serve solo a verificare la bontà del processo produttivo scelto in relazione a quella particolare architettura.

Questo detto tutto molto a grandi linee (ed è pure probabile che mi sia sfuggito qualcosa; per fortuna a progettare un chip non è mai solo una persona :D )

[seby83]

Eccovi il link http://www.megagames.com/news/html/hardware/atir600specsrevealed.shtml

arriverà verso novembre/dicembre del 2006

[Foglia Morta]

solitamente si parte dagli elementi base che la costituiscono (ovvero le unità di calcolo che, nel corso degli anni, hanno subito modifiche di poco conto); quindi si vaglia, in base alla versione delle API a cui si fa riferimento (che condiziona la scelta di molte cose, come ad esempio, la logica di funzionamento e il numero e il posizionamento dei registri interni, quali e quante unità allocare, sulla base del processo produttivo, all'interno del chip.
Grosso modo, lo schema a blocchi è abbastanza semplice: si ha un compilatore, una vertex pipeline, una pixel pipeline, e le rop's. Le scelte sono, in genere, dettate dalla logica delle masisme prestazioni senza, possibilmenmte, far scadere in maniera sensibile la qualità; quindi se c'è da limare qualcosa nel numero di transistor, piuttosto che eliminare qualche unità di calcolo si preferisce dimunire i transistor in altri ambiti (AF, così si hanno le ottimizzazioni in base all'angolo, LoD, come in r3x0) e si cerca di ridurre il più possibile la dimensione dei registri necessari (ad esempio per il MSAA si ha un circuito dedicato, il che permette di aumentare la velocità di calcolo, però questo circuito lavora solo a i8).
Una volta fatto lo schema blocchi, si procede, blocco per blocco, a disegnare i singoli circiti interni (tutti abbastanza standardizzati e spesso ripetitivi: ad esempio, all'interno di fpu, che siano ps o vs, ci sono molti elementi comuni) e a progettare le interconnessioni tra circuiti e il modo migliore per ottimizzare lo spazio all'interno del chip: questa, a meno che non si stia progettando qualcosa di completamente nuovo, è la parte che richiede più tempo, perchè obbliga a concentrarsi siul modo migliore per sfruttare elementi circuitali che potrebbero essere comuni a più unità di calcolo (un esempio è la fpu principale di Nv3x, NV4x e G70) e, sulla base del processo produttivo adottato, cercare di implementare il maggior numero di transistor, senza incorrere in problemi di interferenze o di leakage.
Quindi, una volta finita la fase progettuale, si utilizano programmi di simulazione per vedere se, effettivamente, il chip funziona come dovrebbe.
Se tutto va come dovrebbe, si procede al tapeout che è la fase in cui si verifica sul campo se tutto è andato a buon fine. Solitamente, a meno di qualche strano tipo di bug (tipo quello di R5x0), la fase della simulazione dovrebbe servire a escludere anche l'eventuale insorgere di qualsivoglia problema, quindi il tapeout serve solo a verificare la bontà del processo produttivo scelto in relazione a quella particolare architettura.

Questo detto tutto molto a grandi linee (ed è pure probabile che mi sia sfuggito qualcosa; per fortuna a progettare un chip non è mai solo una persona :D )

Thx
abuso per l'ultima volta :D ....
Come fanno a fare una stima ( se la fanno , ma immagino di si ) delle frequenze di funzionamento possibili ( e più in generale dei limiti naturali/fisici a cui dovrà sottostare il chip)? Fa parte della simulazione ?

[yossarian]

Thx
abuso per l'ultima volta :D ....
Come fanno a fare una stima ( se la fanno , ma immagino di si ) delle frequenze di funzionamento possibili ( e più in generale dei limiti naturali/fisici a cui dovrà sottostare il chip)? Fa parte della simulazione ?

si; si fa tutto in fase di simulazione; in teoria si può anche prevedere da quale frequenze in poi si possono cominciare a manifestare determinati problemi: ovviamente per ciò che può essere prevedibile :D

[MIKIXT]

hey ho trovato le caratteristiche del nuovo r600...

Directx 3.0
Cpu 25Mhz
350nm production process
4Mb SIMM EDO
32bit bus
pci connection
vga out

secondo me l'hanno sparata grossa... :sofico:

[seby83]

Eccovi il link http://www.megagames.com/news/html/hardware/atir600specsrevealed.shtml

arriverà verso novembre/dicembre del 2006



secondo me è sbagliato dire che una ddr4 è a 1.8ghz, se a 1.8ghz ci sono le memoria di ora