[capitan_crasy]

Articolo di Hwupgrade del 08.0202010

Fusion: questo brand ha rappresentato nella genesi di AMD uno svariato numero di prodotti e iniziative nel corso degli ultimi anni, generando oggettivamente non poca confusione. Inizialmente il nome Fusion è stato utilizzato per indicare la serie di architetture AMD nelle quali componente GPU e CPU sono integrate. In seguito questo concetto ha sposato la sigla di APU, Accelerated Processing Unit; Fusion è allora diventato il nome adatto per identificare una strategia marketing di AMD a livello globale, della quale abbiamo sentito parlare circa 2 anni fa. In seguito Fusion con logo corrispondente sono diventati delle sorte di alter ego del brand AMD: in ogni presentazione del produttore americano, a prescindere dal tema trattato, questo logo fa sempre la sua chiara presenza.

Fusion è tuttavia rimasto nella mente degli utenti più appassionati come sinonimo delle architetture del futuro di AMD, quelle nelle quali la componente GPU e quella CPU sono unificate. Rimane quindi la percezione iniziale, complice anche il significato di Fusion, fusione, che rende molto bene l'idea di due componenti unificati tra di loro a operare come un'unica entità.

Nella giornata odierna, in concomitanza con l'International Solid-State Circuits Conference di San Francisco, AMD ha divulgato alcune nuove informazioni architetturali sulla famiglia di processori indicata con il nome in codice di Llano; si tratta della prima generazione di soluzioni APU, Accelerated Processing Unit, che AMD immetterà in commercio nel corso del prossimo anno. Prima di passare all'analisi delle nuove informazioni rese disponibili da AMD vediamo quali siano gli elementi base attualmente noti:

* tecnologia produttiva a 32 nanometri;
* architettura di processore quad core;
* GPU integrata compatibile con le API DirectX 11;
* controller memoria integrato, compatibile con moduli DDR3;
* primi sample a disposizione per validazione e testing nel corso della prima metà del 2010;
* prodotti pronti per la commercializzazione attraverso i partner OEM nel corso del 2011.



Ciascuno dei core x86 implementati nella APU avrà una superficie complessive molto contenuta, pari a 9,69 millimetri quadrati, per un totale di poco più di 35 milioni di transistor; da questo conteggio è esclusa la cache L2 da 1 Mbyte, indipendente per ciascuno dei core. AMD dichiara un range di consumo variabile da un minimo di 2,5 Watt sino a 25 Watt per ciascuno dei core: questo implica, a nostro avviso, che sarà possibile vedere sul mercato versioni di APU con valori di TDP che potranno differire sensibilmente tra di loro.

Un consumo massimo di 25 Watt per ogni core implica uno scenario massimo di 100 Watt di consumo per una cpu quad core, valore al quale bisognerà affiancare anche quanto consumato dalla componente GPU. Possiamo pensare che alcune proposte APU, almeno in via teorica, potranno giungere sino ad un valore di TDP massimo di 125 Watt, ma tendiamo a ritenere che AMD vorrà proporre solo soluzioni che si mantengano entro un TDP massimo, sommando CPU e GPU, ben più contenuto.

Per questi core x86 AMD dichiara frequenze di target superiori a 3 GHz, con tensioni di alimentazione variabili da 0,8V a 1.3V a seconda della frequenza e della modalità di risparmio energetico. Quali sono le caratteristiche tecniche di questi core? Di fatto si tratta delle stesse soluzioni implementate da AMD nelle cpu della famiglia Stars, cioè quelle Phenom II; per le proprie APU AMD ha ripreso quindi un core già a disposizione, ottimizzandone l'architettura per il funzionamento in contesti nei quali il contenimento dei consumi sia di primaria importanza.

La prima soluzione APU di AMD integrerà componente CPU, quad core, e GPU, compatibile DirectX 11, in un unico componente. AMD non ha voluto fornire, almeno per il momento, ulteriori informazioni ma con un certo margine di sicurezza possiamo affermare che si tratti di un design a singolo chip, differente quindi da quello scelto da Intel per le proprie prime cpu dotate di GPU integrata sullo stesso package. Le due componenti CPU e GPU saranno quindi costruite sulla stessa componente di silicio, restando tuttavia distinte: non vi sarà ancora, quantomeno con la prima generazione di soluzioni APU di AMD, una completa integrazione a livello architetturale tra CPU e GPU.

Abbiamo provato a chiedere ad AMD se il memory controller DDR3 verrà gestito dalla componente CPU o da quella GPU, e dalla restante utilizzato in condivisione; AMD non ha voluto fornire una precisazione a riguardo, evidenziando solo come l'integrazione a livello di silicio permetterà di mantenere latenze di accesso particolarmente ridotte. A titolo di confronto le cpu Intel della famiglia Westmere, soluzioni dual core con GPU integrata sullo stesso package, hanno memory controller integrato nella GPU, con una latenza di accesso che è superiore rispetto a quella riscontrabile in architetture di CPU Intel che integrano al proprio interno il memory controller.



Una delle principali innovazioni che AMD ha dichiarato di aver implementato all'interno delle proprie soluzioni della famiglia Llano riguarda l'ottimizzazione del risparmio energetico. Queste soluzioni APU verranno costruite utilizzando tecnologia produttiva a 32 nanometri SOI, approccio che permette di abilitare un approccio cosiddetto "power gating to ground".

Questo implica la possibilità di spegnere dinamicamente uno qualsiasi dei core, a seconda del tipo di workload venga richiesto istante per istante, unitamente alla cache L2 da 1 Mbyte associata a ciascuno. L'approccio porta ad avere un livello di risparmio energetico più consistente rispetto a quanto ottenibile con le tecniche applicate alle cpu AMD in commercio, senza un impatto negativo in termini di latenza. AMD ha confermato che l'uscita del core dalla fase di power gating down è equivalente, come latenza addizionale, a quella di ripristino del processore dalla più spinta modalità di risparmio energetico attualmente a disposizione.

Una tecnica di questo tipo lascia spazio, fissato un determinato power budget, ad una gestione dinamica della frequenza di clock finale del processore. AMD conferma quindi direttamente come le soluzioni Llano implementeranno una gestione dinamica della frequenza di clock dei core, in funzione del carico di lavoro istantaneo, del power budget totale a disposizione e del tipo di applicazione. Detto in altro modo, esattamente come opera la tecnologia Turbo Boost implementata da Intel in buona parte dei processori basati su architettura Nehalem.

Per poter assicurare un'ottimale gestione del consumo dei vari core AMD ha implementato nelle soluzioni Llano un Digital APM Module, grazie al quale poter tenere sotto controllo istante per istante consumo e temperature di vari componenti del processore. Nel complesso sono oltre 100 i punti di rilevazione che vengono monitorati da questo sistema.

L'approccio scelto da AMD, con modulo digitale, si differenzia dal tradizionale approccio analogico utilizzato per i processori. Con questo è possibile ottenere una scalabilità delle rilevazioni più precisa, non influenzata da variabili ambientali quali la temperatura all'interno dello chassis o da differenze esistenti passando da un die all'altro. La maggiore precisione del sistema digitale permette quindi di evitare l'introduzione di margini di errore nelle rilevazioni, necessari per un sistema analogico, ottenendo quale conseguenza una migliore rilevazione dell'effettivo livello di consumo del processore.

Altre innovazioni introdotte da AMD nel core x86 Llano riguardano il design del clock grid; le modifiche introdotte hanno permesso di contenere la potenza consumata nello switch delle frequenze di clock, oltre a calibrare al meglio il livello di clock richiesto così da ridurre di circa il 50% il numero di buffers di clock integrati nella CPU.

Come noto, AMD non è stata in grado di presentare le prime soluzioni APU secondo quanto indicato nelle proprie roadmap iniziali. Abbiamo sentito nel corso degli anni varie spiegazioni legate alla cancellazione delle architetture APU precedenti a Llano, con una regola comune a tutte: la necessità di avere a disposizione tecnologia produttiva a 32 nanometri affinché una soluzione di questa complessità potesse venir completata.

Le prime APU di AMD verranno pertanto sviluppate con tecnologia produttiva a 32 nanometri SOI, con interconnessioni High-K Metal Gate, mantenendo un design a 11 layers metallici così come adottato per le attuali generazioni di processori AMD costruiti con processo a 45 nanometri. GlobalFoundries adotterà per queste soluzioni anche la seconda generazione di litografia ad immersione, oltre a strained silicon a base di Germanio grazie al quale migliorare le prestazioni complessive in termini sia di frequenze di clock sia di leakage. E' interessante segnalare come le soluzioni Llano dovrebbero essere le prime GPU, pur se come componente di una CPU e non come realtà indipendente, costruite da GlobalFoundries, adottando inoltre tecnologia produttiva SOI al posto di quella Bulk tipicamente utilizzata per le GPU moderne.

Clicca qui...