Samsung e SK hynix si sfidano sulle DRAM del futuro: soluzioni diverse, obiettivo simile

Samsung e SK hynix sarebbero impegnate in una nuova competizione tecnologica per definire l'architettura delle future memorie DRAM, considerate fondamentali per sostenere la crescente domanda di infrastrutture dedicate all'intelligenza artificiale. Secondo fonti del settore, i due colossi sudcoreani starebbero seguendo strade differenti per superare i limiti produttivi delle attuali memorie e ottenere un vantaggio strategico nel mercato dei chip destinati ai data center AI.

L'espansione dei sistemi di intelligenza artificiale e dei grandi centri di calcolo ha infatti aumentato la pressione sulla filiera delle memorie avanzate, creando forte domanda per tecnologie come HBM e DRAM, che condividono materie prime e processi produttivi simili. Samsung starebbe valutando l'utilizzo della tecnologia GAAFET per la realizzazione delle prossime generazioni di DRAM.

Questa soluzione, già impiegata nei processori, prevede che il gate del transistor avvolga completamente il canale di conduzione, migliorando il controllo del flusso elettrico e aumentando l'efficienza del componente. Nel caso delle memorie DRAM, però, la situazione risulta più complessa perché ogni cella deve includere anche un condensatore incaricato di conservare i dati. Con la miniaturizzazione dei processi produttivi, mantenere dimensioni adeguate per questi componenti diventa sempre più difficile.

Samsung e SK Hynix: le nuove tecnologie in fase di lavorazione

Per affrontare questo problema, Samsung starebbe pensando di applicare un'architettura ispirata alle memorie NAND. L'idea sarebbe quella di spostare parte della circuiteria dedicata alle operazioni di lettura e scrittura sotto l'array di memoria, ottimizzando così lo spazio disponibile all'interno del chip.

"Samsung Electronics ha trovato una soluzione disponendo i condensatori in orizzontale - che tendono a ribaltarsi se posizionati in verticale - e impilandoli a strati, adottando al contempo il metodo Peri-on-Cell (POC). Questo approccio prevede il posizionamento del circuito (Peri) nella parte inferiore e la cella (Cell) in quella superiore. Si tratta di un adattamento del metodo Cell-on-Peri (COP), utilizzato nelle memorie flash NAND, alle memorie DRAM", scrive il sito Etnews.

Parallelamente, SK hynix starebbe sviluppando una soluzione alternativa basata sull'approccio chiamato 4F². In questo modello i transistor vengono disposti verticalmente e circondati dal materiale del gate, in una configurazione che richiama alcuni principi della tecnologia GAAFET. Anche in questo caso, i componenti responsabili della gestione dei dati provenienti dai condensatori verrebbero collocati sotto la struttura principale del transistor, con l'obiettivo di aumentare densità ed efficienza produttiva.

Il settore delle memorie sta progressivamente orientandosi verso strutture DRAM tridimensionali, considerate necessarie per proseguire la miniaturizzazione oltre i limiti delle architetture tradizionali a due dimensioni. Le tecnologie più avanzate consentono infatti di incrementare la densità dei transistor, ma aumentano anche il rischio di interferenze tra componenti troppo ravvicinati. Secondo le indiscrezioni, Samsung e SK hynix starebbero cercando di far riconoscere il proprio approccio come futuro standard industriale per le DRAM di nuova generazione.