AMD, IBM e Toshiba sviluppano la più piccola cella di memoria

AMD, IBM e Toshiba sviluppano la più piccola cella di memoria

Le tre realtà insieme per lo sviluppo di una tecnologia importante per la produzione di chip con processo a 22 nanometri

di pubblicata il , alle 11:43 nel canale Memorie
ToshibaAMDIBM
 

Toshiba, IBM e AMD hanno annunciato con un comunicato stampa congiunto di aver condotto a termine lo sviluppo di una cella di memoria SRAM - Static Random Access Memory - con un'area di appena 0,128 micrometri quadri, realizzando così la più piccola cella di memoria SRAM al mondo basata sulla tecnologia FinFET, acronimo che sta a significare "fin-shaped Field Effect Transistor".

Per poter ridurre le dimensioni dei transistor planari nella produzione di celle di memoria SRAM con metodi convenzionali, si ricorre normalmente all'alterazione delle proprietà dei transistor stessi praticando un maggiore drogaggio, ovvero aumentando la quantità degli atomi estranei al semiconduttore utilizzato per la costruzione. Questa tecnica, tuttavia, comporta alcuni problemi di stabilità della cella, in modo particolare quando si impiegano processi produttivi affinati, come ad esempio quello a 22 nanometri.

E' a questo punto che entra in gioco la tecnologia FinFET, che prevede l'impiego di transistor verticali con canali di silicio non drogato a forma di piccola deriva (o pinna, dall'inglese "fin"), che rappresenta un approccio alternativo alla riduzione delle dimensioni della cella di memoria SDRAM senza variare le caratteristiche del reticolo cristallino dei materiali impiegati ed evitare, così, la comparsa di problemi di stabilità.

La cella è stata sviluppata impiegando, per la realizzazione del gate dei transistor, un materiale metallico ad elevata costante dielettrica K (ciò che è più spesso chiamato con i termini "high-K/metal gate"). E' stato pertanto possibile realizzare una cella di memoria con dimensioni del 50% inferiori rispetto alla più piccola cella precedentemente realizzata - di 0,274 micrometri quadri, impiegando tecnologie FET non planari.

La tecnologia di produzione FinFET, grazie alla dimostrazione data da IBM, Toshiba e AMD, ha tutte le carte in regola per poter diventare un elemento chiave per la produzione di chip (non solo chip di memoria: ricordiamo infatti che la produzione di celle SRAM rappresenta il tradizionale "banco di lavoro" per verificare l'efficacia di una tecnologia di produzione) e processori a 22 nanometri.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione.
Leggi la Privacy Policy per maggiori informazioni sulla gestione dei dati personali

14 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Whizkid19 Dicembre 2008, 12:37 #1
22?
quando solo mi metto ad immaginare quanto piccolo sia già un processo 90 o un 45 mi vengono i brividi...figuriamoci qua...

ma quale è la soglia di misura sotto quale non si può scendere con queste architetture attuali perchè si sconfinerebbe con le architetture atomiche?
lucusta19 Dicembre 2008, 12:45 #2
in pratica hanno usato lo stesso principio degli HDD (perpendicular recording)?
certo che fare un gate perpendicolale....
lucusta19 Dicembre 2008, 12:52 #3
...dicevano che per fare un gate ci vogliono almeno 100 atomi, quindi il limite e' nell'ordine dei 11nm, per il silicio, ma i problemi derivano dall'isolamento delle correnti.
+Benito+19 Dicembre 2008, 13:35 #4
Non credo che il perpendicular recording c'entri qualcosa con questa tecnica.
clovis19 Dicembre 2008, 14:02 #5
Bravi bravi!^_^
Human_Sorrow19 Dicembre 2008, 14:13 #6

Toshiba, IBM e AMD

clap clap clap
molto bravi, è sempre importante dedicarsi allo sviluppo mediante la ricerca e non semplicemente sfruttare fino al midollo le pappe pronte che fanno gli altri

2012comin19 Dicembre 2008, 15:37 #7
Originariamente inviato da: Whizkid
22?
quando solo mi metto ad immaginare quanto piccolo sia già un processo 90 o un 45 mi vengono i brividi...figuriamoci qua...

ma quale è la soglia di misura sotto quale non si può scendere con queste architetture attuali perchè si sconfinerebbe con le architetture atomiche?


http://en.wikipedia.org/wiki/11_nanometer

cercando su google ho trovato anche questo articolo

http://www.crn.com/hardware/208801780

se non ho capito male, tra le varie cose, dicono che la legge di Moore sarà rispettata tranquillamente per ancora 10 anni... e poi non si sa

ma nel senso di una evoluzione più rapida o un di un rallentamento?
nel caso di una evoluzione più rapida sarebbe interessante questo:
http://it.wikipedia.org/wiki/Singol...ve;_tecnologica
lucusta19 Dicembre 2008, 16:17 #8
no Benito, citavo il principio base: se non c'entrano orizzontali li metto verticali....
logico che di magnetizzazione, almeno per ora, ancora non se ne parla, e credo che mai se ne parlera' su chip in silicio..
kpaolo19 Dicembre 2008, 17:39 #9
il limite dei 10um dovrebbe valere solo per la tecnologia MOS comunque... quando sarà necessario ci inventeremo qualcos'altro per realizzare i dispositivi elettronici!
TheAle19 Dicembre 2008, 20:43 #10
al di sotto di questi limiti si entra a parlare di fisica quantistica e quindi di computer quantici .

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^