Un nuovo Socket per le cpu Opteron del 2010

Un nuovo Socket per le cpu Opteron del 2010

G34 è il nome in codice del nuovo Socket, di forma rettangolare, che AMD utilizzerà con le cpu Opteron a 8 e 12 core attese dal 2010

di pubblicata il , alle 16:25 nel canale Processori
AMD
 

A partire dal 2010, come anticipa il sito web Dailytech a questo indirizzo, AMD cambierà radicalmente il Socket di connessione delle proprie cpu per sistemi server, introducendo una nuova tipologia di Socket indicata con il nome di G34.

Il nuovo Socket non debutterà con la prima serie di processori costruiti con tecnologia produttiva a 45 nanometri, attesi al debutto per la fine del 2008, ma con la seconda generazione prevista non prima di 12 mesi dopo. Parliamo dei processori indicati con i nomi in codice di San Paolo e di Magny-Cours.

Il processore Sao Paulo avrà architettura a 8 core, indicata come "doppio quad core nativo Shanghai". Una definizione di questo tipo lascia intendere che il processore San Paolo integrerà sullo stesso package due die quad core, collegati tra di loro attraverso un singolo link Hypertransport 3.

Il processore Magny-Cours utilizzerà architettura a 12 core, anche in questo caso ottenuti affiancando due die 6 core nativi sullo stesso package. Per entrambe le tipologie di processori troveremo un totale di 4 link Hypertransport 3, cache L3 unificata tra i vari Core in quantitativo di 12 Mbytes divisa in due blocchi da 6 Mbytes ciascuno e cache L2 da 512 Kbytes indipendente per ogni core.

La presenza di 4 link Hypertransport permetterà, in una configurazione a 4 Socket di processore, di avere un collegamento diretto tra ogni processore e i 3 restanti; il quarto link verrà utilizzato per collegare tra di loro i due die, a 4 oppure a 6 core nativi a seconda della tipologia di processore, montati sullo stesso package di processore.

slide_opteron_2010.jpg (45232 bytes)

Le informazioni qui riportate sono completamente allineate a quanto reso pubblico dalla stessa AMD con la propria roadmap dei processori Opteron attesi per il 2010; notiamo come la piattaforma, indicata con il nome in codice di Maranello, abbia 4 link Hypertransport 3 e utilizzi memoria DDR3. L'unica differenza è rappresentata dal processore Sao Paulo, che stando alle prime informazioni fornite da AMD integrerebbe 6 core in design riteniamo di tipo nativo ma che secondo le nuove informazioni fornite dal sito Dailytech integrerebbe al proprio inteerno due die Shanghai di tipo quad core, per un totale quindi di 8 core di processore con cache L2 da 12 Mbytes.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione

33 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Immortal17 Luglio 2008, 16:34 #1
attendiamo notizie sui nuovi processori desktop, sperando che queste soluzioni server riescano a dare le risorse necessarie per tornare competitivi pure in ambito desktop
cOREvENICE17 Luglio 2008, 16:36 #2
8 core, 12 core devo buttare tutto
Severnaya17 Luglio 2008, 16:47 #3
ok sono uno che nn legge le nius x intero...


ma faranno applicazioni che sfrutteranno sti nmila core o no? :|
Kayne17 Luglio 2008, 16:52 #4
core di quì core di là, stamo sempre a core mannaja...
sim8917 Luglio 2008, 16:59 #5
A partire dal 2010


Ma non sarà troppo tardi ?
erupter17 Luglio 2008, 17:00 #6
@Kayne
TheThane17 Luglio 2008, 17:00 #7
Beh lato server verranno sfruttate sicuramente al 101%, mentre per desktop .. devono iniziare a programmare con linguaggi predisposti al multicore e adattabili su piu core.
v1nline17 Luglio 2008, 17:03 #8
che bella idea dare ai progetti i nomi del mondo delle corse automobilistiche
salvodel17 Luglio 2008, 17:05 #9
Originariamente inviato da: Kayne
core di quì core di là, stamo sempre a core mannaja...


Hanno scelto i nomi di località che hanno degli autodromi ovvio che pensano a corere
Samoht17 Luglio 2008, 17:06 #10
a volte mi piacerebbe sapere cos'hanno in mente per il lontano futuro i progettisti di queste cose... non intendo "quale sarà il prossimo socket?" o "quali saranno le linee guida per la progettazione del prossimo chipset?", ma proprio guardando mooolto più in là... secondo voi, cosa vedono?? non so se mi spiego (disse il paracadute :asd, ma mettiamo sti 12 core... 24 core... quanti ne volete: tecnicamente si può fare (non guardate i costi o quant'altro). Quale sarà la prossima mossa che rivoluzionerà tutto, come quando per esempio si è passati dal singolo core al multi, o dall'Ide al Sata, o dall'Isa al Pci, e al PCIexpress?

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^