Tecnologia Low-K: migliorano le rese delle fonderie taiwanesi

Tecnologia Low-K: migliorano le rese delle fonderie taiwanesi

Gli affinamenti nei processi da parte delle fonderie taiwanesi TSMC e UMC stanno aumentando le rese produttive con tecnologia Low-K, utilizzando wafer da 0.13 e 0.09 micron

di pubblicata il , alle 11:34 nel canale Processori
 

Taiwan Semiconductor Manufacturing Company (TSMC) e United Microelectronics Corporation (UMC), le due principali fonderie taiwanesi, hanno registrato incrementi nelle rese produttive dei chip prodotti grazie all'utilizzo di tecnologia Low-K.

TSMC, fonderia partner produttivo di varie aziende tra le quali ATI, sta utilizzando materiali black diamond (BD) Low-K nella produzione con tecnologie a 0.13 micron e 0.09 micron. Gli obiettivi dell'azienda sono quelli di produttre 10.000 wafer con tecnologia Low-K al mese nel giro di alcuni mesi.

Nelle fabbriche TSMC vengono attualmente costruiti, utilizzando il processo Low-K a 0.13 micron, i nuovi chip video ATI top della gamma, modelli R420. Con lo stesso processo produttivo ATI aveva avviato la costruzione dei chip RV360, utilizzati nelle schede Radeon 9600XT a partire dallo scorso autunno.

UMC sta lavorando alla produzione di processo produttivo a 0.09 micron con tecnologia Coral-based Low-K, in collaborazione con Texas Instruments e Xilinx. La produzione è limitata, almeno al momento, a circa 1.000 wafer al mese presso la fabbrica 8D con wafer da 8 pollici di diametro, ma ne è previsto lo spostamento presso la fabbrica 12A con wafer a 12 pollici di diametro.
Le previsioni indicano per il terzo trimestre dell'anno il periodo nel quale UMC migrerà alla produzione in volumi elevati con processo produttivo a 0.09 micron e tecnologia Low-K.

Fonte: DIgitimes.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione

10 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Giaki17 Maggio 2004, 11:42 #1
Sembra che avranno dei bei risparmi.
Speriamo anche noi
Prometeo_AF17 Maggio 2004, 13:38 #2
Ma quindi introdurranno a fine anno soluzioni 0.9 micron anche alla Ati?
lucio6817 Maggio 2004, 16:24 #3
Originariamente inviato da Prometeo_AF
Ma quindi introdurranno a fine anno soluzioni 0.9 micron anche alla Ati?

Non conosco la roadmap, ma prima op poi ci arriveranno. I primi chip 0.9 low-k dovrebbero essere gli athlon 64, ma non so se li fanno alla TSMC
venom8217 Maggio 2004, 17:47 #4
Scusate c'è qualcuno che può illumunarmi su questa nuova tecnologia? Non ne sono a conoscenza di cosa si tratta?? GRAZIE!!!!
+Benito+17 Maggio 2004, 20:29 #5
su Lithium.it trovi di tutto e di piu'
Mi pare che Low-k sia gia' utilizzata nel P5 insieme allo strained silicon, anche se la soluzione migliore sembra attualmente SOI usata sugli Hammer.
ShadowX8417 Maggio 2004, 22:14 #6
Inviato da: Prometeo_AF
Ma quindi introdurranno a fine anno soluzioni 0.9 micron anche alla Ati?


Dubito che già entro la fine dell'anno ATI presenti delle VPU a 90nm, è più probabile verso l'inizio del 2005!(e di sicuro come già accaduto in passato testeranno il nuovo processo produttivo prima con i prodotti di fascia medio-bassa e poi via via tutti gli altri)

Inviato da: lucio68
Non conosco la roadmap, ma prima op poi ci arriveranno. I primi chip 0.9 low-k dovrebbero essere gli athlon 64, ma non so se li fanno alla TSMC


Gli Athlon vengono prodotti dalla stessa AMD nella FAB30 di Dresda e non da produttori esterni!
Esistono già svariati processori che ricorrono all'utilizzo di materiali low-k sia a 130nm (vedi NV40, Athlon64 e Opteron ecc...) che a 90nm (vedi PPC970..alias G5)

Inviato da: venom82
Scusate c'è qualcuno che può illumunarmi su questa nuova tecnologia? Non ne sono a conoscenza di cosa si tratta?? GRAZIE!!!!


Come ti ha giustamente consigliato +Benito+ su Lithum.it puoi sbizzarrirti a leggere informazioni al riguardo!
Provando a fare un'estrema sintesi posso dirti che il low-k serve per per ottimizzare il passaggio delle cariche elettriche dai transistor ai vari strati di metellizzazione (in rame), una cosa molto rilevante è che la tecnica low-k è esattamente complementare all'utilizzo delle metallizazioni in rame, entrambe infatti hanno come obbiettivo quello di ridurre i consumi, diminuire le correnti parassite, ed agevolare il passaggio della corrente senza sviluppare eccessivo calore!

Spero di esserti stato di aiuto, scusa se non son stato chiarissimo ma sono argomenti abbastanza tosti e non facili da sintetizzare!

Inviato da: +Benito+
su Lithium.it trovi di tutto e di piu'
Mi pare che Low-k sia gia' utilizzata nel P5 insieme allo strained silicon, anche se la soluzione migliore sembra attualmente SOI usata sugli Hammer.


Il SOI in effetti permette di mantenere i consumi e di aumentare le frequenze di funzionamento, ma non ha molto a che vedere con il low-k dieletric, facendo un esempio (che non rende molto l'idea...cmq...) la parte prodotta con tecnologia SOI (il wafer) sono le fondamenta sulle quali verrà costruita la "casa", il low-k serve per "evitare gli spifferi" fungendo da materiale coibentante, mentre lo strained silicon diciamo che serve per disporre i "tegolini" del tetto in maniera ordinata e logica!

Comunque come hai detto tu stesso su Lithium.it si trovano molte informazioni dettagliate a riguardo!
lucio6818 Maggio 2004, 00:08 #7
Originariamente inviato da ShadowX84
Dubito che già entro la fine dell'anno ATI presenti delle VPU a 90nm, è più probabile verso l'inizio del 2005!(e di sicuro come già accaduto in passato testeranno il nuovo processo produttivo prima con i prodotti di fascia medio-bassa e poi via via tutti gli altri)



Gli Athlon vengono prodotti dalla stessa AMD nella FAB30 di Dresda e non da produttori esterni!
Esistono già svariati processori che ricorrono all'utilizzo di materiali low-k sia a 130nm (vedi NV40, Athlon64 e Opteron ecc...) che a 90nm (vedi PPC970..alias G5)



Come ti ha giustamente consigliato +Benito+ su Lithum.it puoi sbizzarrirti a leggere informazioni al riguardo!
Provando a fare un'estrema sintesi posso dirti che il low-k serve per per ottimizzare il passaggio delle cariche elettriche dai transistor ai vari strati di metellizzazione (in rame), una cosa molto rilevante è che la tecnica low-k è esattamente complementare all'utilizzo delle metallizazioni in rame, entrambe infatti hanno come obbiettivo quello di ridurre i consumi, diminuire le correnti parassite, ed agevolare il passaggio della corrente senza sviluppare eccessivo calore!

Spero di esserti stato di aiuto, scusa se non son stato chiarissimo ma sono argomenti abbastanza tosti e non facili da sintetizzare!



Il SOI in effetti permette di mantenere i consumi e di aumentare le frequenze di funzionamento, ma non ha molto a che vedere con il low-k dieletric, facendo un esempio (che non rende molto l'idea...cmq...) la parte prodotta con tecnologia SOI (il wafer) sono le fondamenta sulle quali verrà costruita la "casa", il low-k serve per "evitare gli spifferi" fungendo da materiale coibentante, mentre lo strained silicon diciamo che serve per disporre i "tegolini" del tetto in maniera ordinata e logica!

Comunque come hai detto tu stesso su Lithium.it si trovano molte informazioni dettagliate a riguardo!


Grazie delle precisazioni.
+Benito+18 Maggio 2004, 21:12 #8
SOI a quanto ho capito serve per ridurre proprio quel fenomeno (correnti di leakage) che sta affliggendo il P5, e strained silicon dovrebbe essere un'alternatia ad esso, mentre come dicevi tu i materiali low-k fanno parte delle interconnessioni elettriche tra i transistor e non hanno a che vedere con la produzione del substrato.
ShadowX8418 Maggio 2004, 22:13 #9
Inviato da: lucio68


Grazie delle precisazioni.


Figurati, per me è un piacere!

Inviato da: +Benito+
SOI a quanto ho capito serve per ridurre proprio quel fenomeno (correnti di leakage) che sta affliggendo il P5, e strained silicon dovrebbe essere un'alternatia ad esso, mentre come dicevi tu i materiali low-k fanno parte delle interconnessioni elettriche tra i transistor e non hanno a che vedere con la produzione del substrato.


Esatto più o meno le cose stanno così!
Il SOI diciamo che è un processo che rigurda il wafer nel suo insieme, mentre lo Streined Silicon viene applicato nella parte "alta" del wafer, praticamente quella che andrà ad ospitare le "basi" dei vari transistor!
venom8220 Maggio 2004, 12:25 #10
Grazie Ragazzi!!!!

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^