Sono 50 le nuove istruzioni SSE4

Sono 50 le nuove istruzioni SSE4

All'IDF Intel anticipa le caratteristiche del prossimo set di istruzioni SSE4, atteso al debutto con le future cpu a 45 nanometri di tecnologia produttiva

di pubblicata il , alle 10:02 nel canale Processori
Intel
 

Tra le novità annunciate in occasione dell'Intel Developer Forum 2006 di San Francisco, una delle più interessanti riguarda il nuovo set di istruzioni che Intel introdurrà all'interno delle proprie cpu costruite con tecnologia produttiva a 45 nanometri.

E' presumibile che queste nuove 50 istruzioni prenderanno il nome di SSE4, richiamando di conseguenza i 3 precedenti set di istruzioni multimediali che Intel ha presentato nel corso degli ultimi anni.

I set di istruzioni SSE4 sono del tipo Streaming SIMD, single instruction multiple data; questo implica che siano capaci di ripetere la stessa operazione con più di un elemento di dati, al posto di richiedere che ogni istruzione sia direttamente legata ad un elemento dati, permettendo di ottenere un generale incremento della velocità di elaborazione.

gelsinger4.jpg (60307 bytes)

gelsinger5.jpg (37144 bytes)

Le prime cpu dotate di questo set di istruzioni, pertanto, saranno quelle attualmente note con il nome in codice di Penryn. Il loro debutto non è previsto prima del 2008.

Il nuovo set di 50 istruzioni SSE4 permetterà di velocizzare l'esecuzione di applicazioni di tipo multimediale. Fra le nuove istruzioni citiamo i sottogruppi Floating Point Dot Product (DPPS, DPPD) ed i Floating Point Round (ROUNDPS, ROUNDSS, ROUNDPD, ROUNDSD), coinvolti nell'ottimizzazione delle scene 2D e 3D, a tutto vantaggio degli ambiti gaming ed in generale in tutti quelli che richiedono un uso massiccio dei calcoli in virgola mobile.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione

24 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
didjeridoo28 Settembre 2006, 10:26 #1

Strano

strano, e allora perchè su questo sito qua
http://www.tomshw.it/cpu.php?guide=20060910
Cpu-z riporta che il processore Core 2 quadro supporta già le istrusioni SSE4
MasterGuru28 Settembre 2006, 10:27 #2
infatti...anche il Core 2 Quad ha le SSE4...che siano solo un prototipo di istruzioni?

Nenco28 Settembre 2006, 10:32 #3
Veramente anche con il mio Core duo 2 vengono segnalate le istruzioni SSE4
Catan28 Settembre 2006, 10:40 #4
infatti io sapevo che intel gia usasse le sse4 nei core 2 mentre amd le userà nei processori a 0.65 in uscita per il mese prossimo.
che queste nella news siano sse5 o estensioni alle sse4 attuali?
Spawn8028 Settembre 2006, 10:43 #5
Confermo che il Core 2 DUO ha già le SSE4 .
Criceto28 Settembre 2006, 10:56 #6
Originariamente inviato da: Spawn80
Confermo che il Core 2 DUO ha già le SSE4 .


A quanto ho capito no. Hanno delle SSE 3 "espanse". Credo chiamate SSSE (notare le 3 S in più all'inizio).
Certo che la Intel coi nomi ci prende proprio...

Comunque sono molto più veloci delle SSE 3 "lisce" perchè eseguono le istruzioni a 128 bit in uno solo ciclo di clock, invece che 2.

[Aggiunta] link di wikipedia: http://en.wikipedia.org/wiki/SSSE3
sirus28 Settembre 2006, 11:01 #7
Quello che non mi torna è il fatto che AMD potrebbe introdurre le SSE4 prima di Intel (se quelle attualmente contenute nei Core 2/Xeon sono delle SSE3 Extended) dato che AMD passerà a 65 nm. prima che Intel arriverà a 45 nm. (processo in cui saranno integrate le SSE4)... non credo che Intel faccia un regalo simile ad AMD.
leoneazzurro28 Settembre 2006, 11:51 #8
Originariamente inviato da: Criceto]A quanto ho capito no. Hanno delle SSE 3 "


Un pò e un pò
(quasi) Tutte le istruzioni SSE1/2/3 che coinvolgono operandi a 128 bit sono eseguite da architetture Core 2 in un solo ciclo di clock, contro i 2 necessari sulle altre architetture.
Queste SSSE3 sono in effetti alcune nuove istruzioni, che molti avevano previsto si chiamassero SSE4, mentre invece alla fine Intel ha deciso di dare questo nome alle estensioni SSE delle future evoluzioni delle sue microarchitetture.
leoneazzurro28 Settembre 2006, 11:54 #9
Originariamente inviato da: sirus
Quello che non mi torna è il fatto che AMD potrebbe introdurre le SSE4 prima di Intel (se quelle attualmente contenute nei Core 2/Xeon sono delle SSE3 Extended) dato che AMD passerà a 65 nm. prima che Intel arriverà a 45 nm. (processo in cui saranno integrate le SSE4)... non credo che Intel faccia un regalo simile ad AMD.


Non credo che le prime CPU a 65 nm di AMD integreranno queste istruzioni, e quasi sicuramente non lo faranno neppure i primi processori basati su K8L. Sicuro che verranno integrate le SSSE3.
liviux28 Settembre 2006, 12:50 #10
Ma cosa c'è ancora da ottimizzare, per esempio, nel campo "String and Text processing"? Possibile che sia proprio necessario introdurre nuovi set di istruzioni, con tutto quello che si portano dietro per lo sviluppo? Nuovi codepath, nuove ABI, nuovi compilatori: tutto ciò ha un costo non indifferente per gli sviluppatori. Secondo me, sarebbe stato molto meglio se Intel (o meglio Intel e AMD in concerto) ad un certo punto avessero introdotto IL set di istruzioni SIMD, pensato con una certa lungimiranza e destinato a rimanere invariato per almeno 10 anni. Per ottenere prestazioni maggiori di quelle iniziali, poi, ci si sarebbe affidati all'evoluzione delle microarchitetture (considerando che le istruzioni vengono notevolmente "rimaneggiate" in hardware durante l'esecuzione), con grande beneficio per gli sviluppatori e per i consumatori, che non si troverebbero a chiedersi "Ma questo software mi permetterà di sfruttare le estensioni SSEX della mia nuova CPU?"

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^