Litografia EUV, qualche aggiornamento da ASML

Litografia EUV, qualche aggiornamento da ASML

Il principale produttore di scanner per la litografia dei semiconduttori rilascia alcune informazioni per le quali si può desumere un impiego della litografia EUV a partire dal 2020

di pubblicata il , alle 09:01 nel canale Processori
IntelTSMC
 

ASML, il principale produttore mondiale di sistemi scanner per la litografia destinati al settore della produzione di semiconduttori, ha annunciato di aver ricevuto ordinativi per quattro nuovi sistemi EUV (Extreme UltraViolet) nello scorso trimestre e ha anticipato la vendita di una dozzina di sistemi EUV per il prossimo anno.

Si tratta di un aggiornamento importante per quanto riguarda la litografia EUV poiché alimenta positivamente le aspettative di poter avere gli scanner pronti per la produzione in volumi nel 2020, probabilmente per i chip a 5 nanometri, suffragando inoltre quanto annunciato dalla taiwanese TSMC nei giorni scorsi. Vi è comunque una certa cautela nel settore, dal momento che i sistemi utilizzati per stampare pattern fino a 13nm potrebbero richiedere un aggiornamento ottico oneroso per poter operare al nodo dei 5 nanometri e oltre.

Secondo una portavoce di ASML la litografia EUV verrà dapprima utilizzata per la realizzazione di due o tre strati nei chip di memoria prodotti attorno ai 10nm e per 6-9 strati nei chip più avanzati al processo a 7 o 5 nanometri. La società ha inoltre fatto sapere di poter raddoppiare nel 2018 la capacità di produzione fino a 24 sistemi, ciascuno dei quali ha un costo di circa 100 milioni di dollari. Attualmente sono stati installati dai produttori di chip 8 dei più recenti sistemi EUV a scopo di test.

Se, come detto, TSMC ha pianificato l'adozione di EUV a partire dai 5 nanometri, Intel potrebbe scegliere una differente tabella di marcia in virtù della decisione di ritardare il nodo a 10 nanometri, la cui produzione in volum prenderà il via nel corso del prossimo autunno. La società di Santa Clara potrebbe usare la litografia all'ultravioletto estremo per il nodo a 7 nanometri, verosimilmente nello stesso periodo in cui TSMC lavorerà ai 5nm. La litografia EUV rappresenterà la strada per eliminare la necessità di dover adottare le tecniche di triple-patterning e quad-patterning per i nodi dai 10 nanometri in poi, più costose e difficili da impiegare.

I più recenti sistemi EUV non sono comunque ancora pronti per poter affrontare la produzione in volumi, dove è necessaria una fonte di luce a 250W per poter ottenere un volume di stampa di 125 wafer all'ora. I sistemi già installati fanno uso di una fonte di luce a 125W che permette la stampa di 85 wafer all'ora e ASML ha già sperimentato nei propri laboratori una versione a 210W. La società sta inoltre lavorando per poter assicurare un'operatività del 90% per i sistemi EUV complessi: fino ad ora i migliori risultati si assestano su un uptime superiore all'80% per un periodo di quattro settimane.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione.
Leggi la Privacy Policy per maggiori informazioni sulla gestione dei dati personali

10 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
LMCH23 Luglio 2016, 18:24 #1
L'EUV continua ad essere carico di promesse, ma il fatto che ci si lavori da così tanti anni ed ancora non sia "pronto" ci fa capire come sia una tecnologia estrema rispetto ai processi basati su lunghezze d'onda maggiori.
Praticamente gli EUV sono più simili ai Raggi X che alla luce visibile (degradano velocemente un sacco di materiali che con la luce visibile hanno molti meno problemi, problemi di messa a fuoco, problemi con la potenza max della fonte di EUV, ecc.)
cdimauro23 Luglio 2016, 19:04 #2
E i macchinari consumano tantissimo, se non ricordo male...
Ren23 Luglio 2016, 20:51 #3
Ad oggi solo samsung ha dichiarato di voler usare EUV per i 10nm.

Come dice l'articolo è probabile un approccio ibrido, con EUV solo per evitare gli strati da tre o quattro pattern. Per il resto litografia ad immersione.

Servirebbe l'utente blindwrite per maggiori info...
LMCH25 Luglio 2016, 01:09 #4
Originariamente inviato da: cdimauro
E i macchinari consumano tantissimo, se non ricordo male...


Hanno bisogno di sorgenti EUV potenti che hanno un efficienza bassissima (potenza utile circa 0,02% rispetto alla potenza elettrica di ingresso alla sorgente).

Ma fosse solo quello il problema sarebbe anche gestibile.

Se non sbaglio, per chip "grossi" tipo le GPU con le tecnologie EUV attuali bisogna "fotolitografarli a quadratini" perchè l' area utile di fotoincisione di una maschera messa a fuoco è più piccola del chip, con ovvie conseguenze sulle rese (probabilmente in certi casi bisognerà progettare il layout del chip tenendo conto di questo).
Non parliamo poi dei problemi tutti nuovi che si hanno con tutti i materiali utilizzati.

Persino una cosa "banale" come il photoresist ha molti più problemi a causa dell'alta efficienza di assorbimento delle radiazioni EUV (surriscaldamento rapido e sgasamento brutale con rischio sia di produrre difetti nell'immagine fotolitografata che di "sparare" impurità non volute nel chip che si sta producendo).
Ren25 Luglio 2016, 01:17 #5
Originariamente inviato da: LMCH
Se non sbaglio, per chip "grossi" tipo le GPU con le tecnologie EUV attuali bisogna "fotolitografarli a quadratini" perchè l' area utile di fotoincisione di una maschera messa a fuoco è più piccola del chip, con ovvie conseguenze sulle rese (probabilmente in certi casi bisognerà progettare il layout del chip tenendo conto di questo).
Non parliamo poi dei problemi tutti nuovi che si hanno con tutti i materiali utilizzati.


Credo di aver letto di una riduzione dello scanner con l'introduzione del High-NA (5nm ed oltre).
cdimauro25 Luglio 2016, 06:30 #6
@LMCH: ma allora a che serve l'EUV? Se non è sostenibile, è inutile.
LMCH25 Luglio 2016, 10:00 #7
Originariamente inviato da: cdimauro
@LMCH: ma allora a che serve l'EUV? Se non è sostenibile, è inutile.


Sperano tutti di riuscire a mettere a punto tecnologie, macchinari, materiali e processo in modo da renderlo competitivo in tutte le tipologie di produzione di chip.
Chi ci arriva per primo (ad essere davvero competitivo) avrà un grosso vantaggio sui concorrenti in quelli che presumibilmente saranno gli ultimi step prima di arrivare al limite
delle tecnologie fotolitografiche.
Rubberick25 Luglio 2016, 11:01 #8
Ma in tutto questo applicazioni pratiche e non di laboratorio di chip basati sul grafene invece che sul silicio?

Parlo anche di processi + laschi ovviamente non certo 5 nm.. potendo salire molto in frequenza rispetto a quello che si può fare con il silicio i problemi sono comunque compensati..

E' così difficile per dire fare degli engineering sample dove con il grafene si realizzi una copia di un processore non dico attuale ma anche di un 4-5 anni fa e lo si boosti in frequenza di brutto?
LMCH25 Luglio 2016, 17:04 #9
Originariamente inviato da: Rubberick
Ma in tutto questo applicazioni pratiche e non di laboratorio di chip basati sul grafene invece che sul silicio?

Parlo anche di processi + laschi ovviamente non certo 5 nm.. potendo salire molto in frequenza rispetto a quello che si può fare con il silicio i problemi sono comunque compensati..

E' così difficile per dire fare degli engineering sample dove con il grafene si realizzi una copia di un processore non dico attuale ma anche di un 4-5 anni fa e lo si boosti in frequenza di brutto?


Ancora adesso c'e' solo ricerca (senza sviluppo) riguardo "chip" basati su grafene e nanotubi perche ancheli si tratta di ideare nuovi metodi, trovare nuovi materiali adatti alle varie esigenze ecc.
Per questo i produttori hanno preferito puntare almeno per i prossimi step sull'EUV
(è un gran casino da gestire ma si sa già che ci si possono produrre chip
su larga scala).

Poi c'e' anche da aggiungere che si fa ricerca anche su altro, tipo i chip a Carburo di Silicio (SiC) e Nitruro di Gallio (GaN); usati già ora per roba a bassa integrazione ma che se si trovasse il modo di produrne wafer grossi e con difetti sufficientemente ridotti ...

Per rendere l'idea, i chip basati su SiC sono operativi fino a 600 gradi Celsius, reggono potenze molto più elevate rispetto a quelli in silicio e sono pure resistenti alle radiazioni
(infatti i prodotti basatisu SiC vengono usati per roba tipo applicazioni militari ed aerospaziali).
Con quelli si che ci si potrebbero fare dei pc con forno per arrosti integrato.
Ren25 Luglio 2016, 17:17 #10
Originariamente inviato da: cdimauro
@LMCH: ma allora a che serve l'EUV? Se non è sostenibile, è inutile.


Dal 2017 diventerà "sostenibile" da i 10nm in poi.

Per i 7nm servono 34 step litografici con la litografica ad immersione. Con la EUV solo 9. Troppe maschere per i piccoli produttori.

ASML ha ormai ultimato uno scanner da 125 wafer orari.

https://www.asml.com/products/syste...product_id=9546

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^