Le prime analisi con un processore a 65 nanometri

""Questo approccio è forse meno "pulito" di quello che vede un unico die con i due Core integrati, ma permette almeno in teoria di ottimizzare le rese produttive.""

Questo processore dovrebbe essere la risposta all'FX60 di AMD.
Mi sembra che parta già male......

Il bus di connessione tra cpu è il punto debole di Intel, se ci mettiamo anche che perde l'ottimizzazione di tale bus inserita negli altri dual core, mi sembra che parta già con il freno a mano tirato.
Speriamo che la motrice sia così potente da non accorgesene......

Comunque non capisco come faccia Intel a "rattoppare" sempre i suoi prodotti... Insistono con il progetto PIV da anni nonostante sia palese che c'è un errore di base che le varie evoluzioni non hanno mai corretto del tutto.

hihihihih belli i core del presler, allora il fotomontaggio che girava prima che uscissero i dual-core non era tanto lontano dalla realta.
sono curioso di vedere i bench..

http://www.tomshw.it/cpu.php?guide=20051010

qui c'è qualche benchmark

A quel che leggo, guadagno in termini di prestazioni a dir poco risibile rispetto ai Prescott, che già di loro....

Un pò meglio quanto a consumi, che però sono sempre molto molto alti, insomma se questa è l'attuale risposta di Intel, AMD può dorminre sonni tranquilli ancora per un bel pò.

Quoto!

La rivoluzione di Intel si chiama Conroe, che non ha niente a che vedere con l'architettura netburst.
I processori con core presler sono il canto del cigno per l'architetture netburst, e chi li compra e' un fesso.
L'unico passaggio che ha senso e' p4 core northwood -> core conroe.

ma è tutto sommato giusto, visto che un chip multi core in cui non siano aggiunti elementi (crossbar, interfaccie verso la memoria o qualche canale i/o, per cui si usano componenti comunque esterni) oltre alle due untà di calcolo, e in cui i relativi elementi (cache L2) siano tenuti separati, non è molto diverso da una coppia di xeon "compattata" in un singolo package...

non ho capito bene questa frase... forse intendevi dire che la banda passante a livello di FSB è sfruttata solo da uno dei due core mentre l' altro non ne usufruisce?
qui non siamo in un sistema NUMA (*) composto da cpu di cui magari alcune dotate di memory controller individuali e altre no, in cui le prestazioni decadono per via di quei processori che per ogni accesso alla memoria, devono passare attraverso il controller di quelli che ce l' hanno (e di MB così ne esistono, doppio cpu socket e doppio canale ddr gestito dalla cpu master... fatte per restare più economiche di quelle con 4 canali ddr)
il punto è che nel caso degli xeon già le cpu condividono lo stesso bus (proprio gli stessi fili - piste - sulla MB) in 2 o più (se non ricordo male si avevano dei problemi elettrici - rimbalzo dei segnali - a far stare più di 4 processori sullo stesso bus a 133 mhz, quindi per salire come numero si spostava il problema sulla logica di sistema, che quindi diventava assai più costosa, aumentando il numero di front side buses, e quindi di coppie di cpu )
quindi non c'è molta differenza se le cpu sono una per package o più di una, imho è più una questione di ingombro che di prestazioni ...

(*) ci sono comunque vari modi di intendere e implementare il numa...
con le cpu intel, uno era attraverso chipset (più precisamente , northbridge intercomunicanti) specifici e non mainstream come infatti facevano i produttori di grandi server con a bordo xeon...

l' errore "di base" ce lo vedi tu, per il team di sviluppo intel per quanto ne sappiamo potrebbe essere un semplice dettaglio a sfavore, che passa in secondo piano rispetto ad altri fattori in funzione dei quali impostare il design di tutta la piattaforma , ad es l' indipendenza della cpu dalla tipologia di memoria o di I/O, o dal socket

Al di là di quello che sarà il nuovo PIV rimane molto significativo quanto prima Intel rispetto a AMD riesca a rifare un stabilimento di produzione.

Chissà quanto è motivato dal giro diverso di soldi ci sta dietro e quanto nella volontà di Intel di essere comunque la prima a fare uno stabilimento del genere (nelle ditte molto grosse cosa comune mi pare).

boh.

per jappilas

Ok, mi sono spiegato male....

Quello che volevo dire in parole semplici, (e quando si semplifica si omettono tante cose e ci si fraintende) è che l'architettura di connessione dei processione al resto di sistema di Intel, rispetto a quella AMD è già meno performante di suo (come si nota dal maggiore aumeno di performance all'aumentare del numero di processori nella soluzione AMd rispetto a quella Intel), che riterrei più "bello" avere una soluzione come detto "pulita". Ai tempi del PII su slot se ti ricordi Intel metteva la cache L2 sul packge anzichè nel die, come aveva cominciato a fare col Ppro, per poi dover ritornare indietro in quanto il bus di connessione "più lungo" non le permetteva di arrivare alle frequenze di cache 1 a 1 col processore.
In memoria di questo questa soluzione mi puzza un attimo, spero di sbagliarmi....

P.S: so che mi sto spiegando male, ma ho da fare e ho poco tempo

<<C'è tuttavia un grande svantaggio nell'inserire due core indipendenti in un solo package. Quando un core accede ai dati, anche l'altro farà lo stesso, utilizzando risorse non necessarie. Questo non è solamente il caso dei dual core Presler, ma anche dei dual core Smithfield, qualcosa di più di due core inseriti in un solo die. D'altra parte, il progetto della cache condivisa amplia il problema della cache allocata per ogni core, e questo è il motivo per il quale ne AMD ne Intel hanno un prodotto simile al momento.>>
Bè allora Intel, come al solito, sponsorizza un prodotto che oltre a non avere differenze prestazionali significative; è già superato visto che, a detta di molti, i Conroe saranno molto migliori. Tutto questo per gli Utonti che leggono: "Nuovi Pentium-D con core Presler a 65 nanometri...+ risparmio energetico e maggiori prestazioni nei confronti dei vecchi processori a 90 nanometri....."