Interconnessioni a 1 micrometro: CEA-Leti spinge in avanti i limiti dell'integrazione 3D

CEA-Leti ha annunciato un importante traguardo nel campo dell'integrazione tridimensionale dei semiconduttori, presentando all'ECTC 2026 un veicolo di test funzionante basato sulla tecnologia di hybrid bonding die-to-wafer (D2W) con un pitch delle interconnessioni ridotto fino a 1 micrometro.

Il risultato che spinge verso architetture sempre più dense e potrebbe contribuire ad affrontare alcune delle principali limitazioni che l'industria dei semiconduttori incontra nel proseguire il percorso di miniaturizzazione tradizionalmente associato alla Legge di Moore.

L'interesse per le tecnologie di stacking 3D è cresciuto rapidamente negli ultimi anni, soprattutto in ambiti come il calcolo ad alte prestazioni (HPC), l'intelligenza artificiale e i sistemi di visione avanzata. In questi settori, la densità delle interconnessioni tra diversi die rappresenta un fattore determinante per incrementare la larghezza di banda disponibile e ridurre al tempo stesso i consumi energetici. L'approccio D2W consente infatti di impilare verticalmente più livelli di dispositivi, accorciando in modo significativo la distanza percorsa dai dati rispetto alle tradizionali connessioni orizzontali.

Secondo quanto riportato dal centro di ricerca francese, la caratterizzazione elettrica delle strutture testate ha confermato il corretto funzionamento di configurazioni dotate di un massimo di 100.000 collegamenti. I test hanno evidenziato risultati in linea con le aspettative per pitch compresi tra 5 e 2 micrometri, mentre il passaggio alla soglia di 1 micrometro ha evidenziato come la precisione di allineamento degli attuali strumenti di bonding rappresenti ancora il principale limite tecnologico.

Raggiungere un pitch così ridotto ha richiesto infatti un lavoro particolarmente complesso sul fronte dell'allineamento e della planarizzazione delle superfici. Un ruolo centrale è stato svolto dal processo di Inter-Die Gap Filling (IDGF), utilizzato per riempire gli spazi tra i die durante la ricostruzione del wafer. Questo passaggio ha richiesto un'ottimizzazione per garantire superfici sufficientemente uniformi e compatibili con le successive connessioni verticali.

CEA-Leti ritiene che l'arrivo di una nuova generazione di strumenti, capaci di garantire una precisione di allineamento pari a 0,5 micrometri (3σ), possa migliorare sensibilmente le rese produttive anche nel caso delle interconnessioni a 1 micrometro. Il risultato ottenuto viene inoltre descritto dai ricercatori come il primo esempio noto di collegamento rame-rame die-to-wafer con passo di 1 micrometro.

Altro che Legge di Moore, HUAWEI punta sulla Tau Scaling Law per i semiconduttori: di cosa si tratta

La dimostrazione rappresenta però soltanto una tappa intermedia di una roadmap più ampia. I prossimi sviluppi prevedono l'integrazione del bonding D2W con altre tecnologie di interconnessione verticale, tra cui Through-Silicon Via ad alta densità (HD TSV) e Through-Oxide Via (TOV). L'obiettivo è realizzare architetture multi-die sempre più complesse, nelle quali differenti chip e funzioni possano essere combinati all'interno dello stesso package mantenendo collegamenti verticali estremamente densi.

Il centro di ricerca guarda già alla prossima generazione della tecnologia, con l'obiettivo dichiarato di sviluppare un nuovo veicolo di test capace di raggiungere un pitch di appena 0,5 micrometri. Una densità ancora superiore potrebbe risultare particolarmente interessante per le future generazioni di acceleratori dedicati all'intelligenza artificiale e per i sensori CMOS di nuova concezione.

Secondo i ricercatori coinvolti nel progetto, la combinazione delle tecnologie die-to-wafer e wafer-to-wafer potrebbe inoltre consentire di trovare un equilibrio tra prestazioni e costi di produzione, un aspetto sempre più importante man mano che la complessità dei chip continua ad aumentare.