Intel è già oltre i transistor RibbonFET: le innovazioni per tenere viva la Legge di Moore

Estendere la Legge di Moore, il più possibile, checché ne dica il resto dell'industria. È questo il mantra di Intel, riconfermato durante lo IEDM 2003, una conferenza di settore in cui ha presentato le innovazioni che negli anni a venire le consentiranno di confermare ed evolvere la Legge di Moore.

Clicca per ingrandire

Protagonista della manifestazione è la divisione Components Research di Intel, quella che si spinge ai limiti di ciò che è possibile fare nel campo dell'innovazione e della ricerca sui materiali. Il lavoro di Components Research ha già dato enormi frutti negli ultimi decenni, ad esempio citiamo innovazioni come il silicio deformato (strained), dove si appone uno strato di silicio su un substrato di silicio germanio, ma anche i materiali High-K Metal Gate (HKMG), i transistor FinFET, RibbonFET e le soluzioni di packaging EMIB e Foveros Direct. Alcune di queste tecnologie sono già state implementate nei chip Intel, altre lo saranno prossimamente.

L'edizione 2023 è stata segnata da diversi "paper" in cui la casa di Santa Clara ha illustrato i suoi progressi. Il primo riguarda lo stacking 3D di transistor CMOS in combinazione tecnologie di alimentazione e contatto diretto dalla parte posteriore del transistor.

Clicca per ingrandire

È la prima volta che viene dimostrata la possibilità di impilare verticalmente dei transistor CFET (complementary field effect) con un gate pitch ridotto fino a 60 nm, la distanza minima tra un gate di un transistor e quello di un altro, con la possibilità di alimentarli e collegarli dal retro.

Clicca per ingrandire

Tutto questo restituisce benefici in termini di efficienza nell'uso dell'area  a disposizione, nonché sul fronte prestazionale e di consumo. Con questa innovazione, Intel dimostra la sua capacità nella messa a punto dei transistor GAAFET di nuova generazione - ribattezzati RibbonFET - ma anche quella di spingersi oltre, mettendo pressione a rivali come TSMC e Samsung in ottica futura. Nel 2024 Intel sarà pronta a introdurre l'alimentazione dal retro del transistor con PowerVia e il processo Intel 20A, che poi sarà affinato con l'iterazione successiva Intel 18A: questa ricerca guarda già oltre.

Intel ha anche dimostrato per la prima volta l'integrazione monolitica 3D su larga scala di transistor in silicio insieme transistor in nitruro di gallio (GaN) sullo stesso wafer da 300 mm, anziché sullo stesso package.

Clicca per ingrandire

In particolare, Intel ha dimostrato un circuito integrato di potenza ribattezzato DrGaN per l'erogazione di energia. L'obiettivo è far sì che la parte di potenza di un chip riesca a tenere il passo per densità ed efficienza con il resto della soluzione, rispondendo alle necessità di calcolo future.

Infine, Intel ha fatto progressi anche nella ricerca e sviluppo di transistor bidimensionali (2D), avvalendosi di materiali "dicalcogenuri dei metalli di transizione" (TMD) che si pensa consentiranno alla lunghezza fisica del gate di scalare sotto i 10 nm. 

A IEDM 2023, Intel ha dimostrato prototipi di transistor TMD ad alta mobilità sia la logica NMOS che PMOS, i componenti chiave della topologia CMOS. Intel ha presentato anche il primo transistor gate-all-around (GAAFET) 2D TMD PMOS, e discusso del primo PMOS 2D al mondo prodotto su wafer da 300 mm.