Intel, a IEDM 2024 le ultime novità che faranno avanzare il mondo dei semiconduttori

Mentre si continua a discutere del suo destino, Intel ha svelato alcune nuove scoperte nel corso di IEEE International Electron Devices Meeting (IEDM) 2024. Gli annunci riguardano ambiti fondamentali che aiuteranno l'industria dei semiconduttori a raggiungere nuovi traguardi nel prossimo decennio e oltre.

Con l'obiettivo di arrivare a 1 trilione (mille miliardi) di transistor in un chip entro il 2030, Intel sta compiendo importanti progressi nello scaling dei transistor e delle interconnessioni, in aggiunta alle innovazioni nel packaging avanzato. Il settore, inoltre, avrà inoltre bisogno di un ulteriore supporto sotto forma di nuovi materiali per continuare a rispettare la Legge di Moore e per far avanzare i semiconduttori nell'era dell'IA.

Il primo annuncio del Technology Research Group di Intel Foundry, nuovo nome del precedentemente noto Components Research Group, riguarda l'uso di un nuovo materiale chiamato rutenio sottrattivo per migliorare le prestazioni e le interconnessioni all'interno dei chip.

Clicca per ingrandire

Il rutenio sottrattivo è un materiale di metallizzazione alternativo che sfrutta la resistività dei film sottili insieme agli airgap, vuoti d'aria, per offrire un significativo progresso nella scalabilità delle interconnessioni.

Gli air gap sono una tecnologia introdotta da Intel con i 14 nm. Si tratta di una tecnica che rimuove sezioni del dielettrico isolante, lasciando al suo posto l'aria (l'aria ha una costante dielettrica di circa 1,0) per ridurre la capacitanza (Intel dichiarò un miglioramento del 17% della capacitanza con i 14 nm).

Il team di Intel ha dimostrato di poter integrare il rutenio sottrattivo in un processo pratico, economico e compatibile con la produzione in grandi volumi, che non richiede costose zone litografiche di esclusione degli airgap intorno ai collegamenti o incisioni selettive.

Intel ha dichiarato che il processo basato su rutenio sottrattivo e airgap garantisce una riduzione della capacitanza line-to-line fino al 25% a passi inferiori o uguali a 25 nanometri (nm), illustrando i vantaggi del materiale come sostituto del rame negli strati ad alta densità. Questa soluzione potrebbe essere utilizzata nei futuri processi produttivi di Intel Foundry.

Un altro studio riguarda il Selective Layer Transfer (SLT). Si tratta di una tecnica che consente di collegare un intero wafer di die a un altro wafer a velocità estremamente elevate: Intel afferma che SLT consente un aumento di 100 volte della produttività per quanto riguarda il processo di assemblaggio chip-to-chip. Con SLT, l'intero wafer pieno di die può essere collegato al wafer sottostante in una volta sola e singoli die possono essere selezionati per la fase di bonding, mentre altri possono essere esclusi. Questa tecnologia utilizza il debonding inorganico basato laser a infrarossi.

Clicca per ingrandire

Intel afferma che "SLT consente chiplet ultrasottili con una flessibilità molto migliore per ottenere die di dimensioni più piccole e aspect ratio più elevati rispetto al tradizionale chip-to-wafer bonding". Ciò favorisce una maggiore densità funzionale e porta a una soluzione più flessibile ed economica per l'hybrid o fusion bonding di chiplet specifici da un wafer all'altro.

A IEDM 2024 Intel ha parlato anche di RibbonFET, la sua implementazione dei transistor Gate-All-Around (GAA), il passo successivo dopo i transistor FinFET. Intel ha lavorato su RibbonFET per renderli la base dei processi 20A e 18A, anche se solo il secondo sarà applicato commercialmente.

Clicca per ingrandire

Il transistor RibbonFET di Intel presenta nanosheet impilati, circondati interamente da un gate. Una volta introdotto il design, per Intel la sfida è spingere al limite la scalabilità dei transistor RibbonFET: Intel è riuscita a ridurre la lunghezza del gate a 6 nm con uno spessore del nanosheet di 1,7 nanometri, garantendo comunque prestazioni elevate, con eccellenti capacità di trasporto degli elettroni.

Dopo i primi transistor GAA sono attesi quelli CFET, ma cosa c'è dopo? Secondo Intel, nel futuro c'è un cambio dei materiali utilizzati nei transistor NMOS e PMOS con cosiddetti materiali 2D, spessi solo pochi atomi. L'azienda sta compiendo progressi nell'uso di materiali TMD (dicalcogenuri dei metalli di transizione) atomicamente sottili, quasi certi sostituti del silicio.

Clicca per ingrandire

Intel ha fabbricato transistor NMOS e PMOS 2D GAA con una lunghezza di gate di 30 nm utilizzando materiale a base di molibdeno. Secondo gli ingegneri di Intel, sono state ottenute "le migliori correnti di azionamento NMOS della categoria", un progresso di 2 volte rispetto al secondo miglior risultato pubblicato.

"Intel Foundry continua a contribuire a definire la roadmap dell'industria dei semiconduttori. Le nostre ultime scoperte sottolineano l'impegno dell'azienda a fornire tecnologie all'avanguardia sviluppate negli Stati Uniti, posizionandoci in modo da contribuire a bilanciare la catena di fornitura globale e a ripristinare la produzione nazionale e la leadership tecnologica con il sostegno del CHIPS Act statunitense", ha dichiarato Sanjay Natarajan, vicepresidente senior e direttore generale di Intel Foundry Technology Research Group.