IBM presenta il primo chip al mondo sotto il nanometro: sfiorati i 100 miliardi di transistor

IBM ha presentato oggi, 25 giugno 2026, il primo chip al mondo sotto il nanometro: un'architettura di transistor a 0,7 nm, equivalente a un nodo da 7 angstrom. Il risultato arriva mentre l'industria dei semiconduttori fatica a tenere il passo con le tecniche tradizionali di miniaturizzazione, sempre più vicine ai propri limiti fisici.

Il nuovo chip integra quasi 100 miliardi di transistor su una superficie grande quanto un'unghia, quasi il doppio della densità raggiunta da IBM con il chip a 2 nm presentato nel 2021. Il salto è reso possibile da una serie di innovazioni nei materiali e nella struttura, su tutte la nuova architettura tridimensionale nanostack.

Secondo i dati tecnici diffusi dall'azienda, il chip può offrire fino al 50% di prestazioni in più oppure fino al 70% di efficienza energetica superiore rispetto ai chip IBM a 2 nm. Un margine che, sulla carta, va a beneficio dei carichi di lavoro più pesanti: intelligenza artificiale generativa, infrastrutture cloud, dispositivi elettronici di nuova generazione.

"L'ultima innovazione di IBM nel campo dei chip segna un momento epocale nell'informatica, capace di spingere la tecnologia oltre l'era dei nanometri, fino alla scala degli atomi", ha dichiarato Jay Gambetta, direttore di IBM Research e IBM Fellow. Per Gambetta, nanostack non si limita a rimpicciolire i transistor, ma ridisegna il modo in cui i chip vengono progettati.

Nanostack, transistor impilati in verticale

Nanostack è il primo design tridimensionale a nanosheet del settore, un'evoluzione della tecnologia nanosheet che IBM stessa aveva introdotto come riferimento dell'industria. L'idea di fondo è impilare e sfalsare i transistor in verticale, sfruttando l'integrazione sequenziale 3D per aumentare la densità senza dover rincorrere ulteriormente la miniaturizzazione orizzontale.

Ogni livello sovrapposto può sfruttare materiali diversi, il che permette di ottimizzare prestazioni ed efficienza di ciascun transistor in modo indipendente dagli altri. IBM ha validato l'architettura con tecniche di bonding dielettrico ultra-sottile, dimostrazioni di ingegnerizzazione a doppio canale e il funzionamento di inverter CMOS con prestazioni di switching coerenti con le attese.

Una ricerca presentata al VLSI 2026 ha mostrato anche un miglioramento del 40% nello scaling della memoria SRAM, un dato che pesa parecchio per i chip chiamati a sostenere i carichi di banda delle applicazioni di intelligenza artificiale. Con questa struttura, la tecnologia logica scende per la prima volta sotto il nodo di 1 nm, nell'era dello scaling a livello angstrom.

IBM porta avanti questo lavoro insieme ai partner nel centro di ricerca di Albany, nello stato di New York, dove arriverà presto un sistema di litografia ultravioletta estrema ad alta apertura numerica (High NA EUV) sviluppato da ASML. Tra i partner coinvolti nello sviluppo di processi e strumenti figurano Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions, che con questa tecnologia hanno già prodotto dispositivi funzionanti.

Sul fronte produttivo, IBM stima un percorso verso la produzione entro i prossimi cinque anni. L'azienda inserisce l'annuncio nella propria storia di sviluppo dei semiconduttori, dai primi chip degli anni Sessanta al primo chip a 2 nm al mondo, e lo affianca a un altro progetto recente: Anderon, la società indipendente con cui IBM punta a realizzare la prima fonderia al mondo dedicata esclusivamente alla produzione di wafer quantistici.