Dual Core, raddoppiano le cache

Dual Core, raddoppiano le cache

Le prossime generazioni di processori Intel e AMD dotati di architettura Dual Core vedranno anche un raddoppio delle cache

di pubblicata il , alle 12:01 nel canale Processori
IntelAMD
 

Sia Intel che AMD introdurranno, a partire dal prossimo anno, nuovi processori basati su architetture Dual Core. Questo implica la presenza, all'interno di un unico package del processore, di due unità di elaborazione.

Emergono nuovi dettagli su quelle che saranno le caratteristiche dei sistemi Dual Core. Le cache, in particolare, verranno replicate quindi saranno integrate per ciascuno dei Core. Questo approccio è meno efficace in termini di prestazioni complessive rispetto ad un'unica cache utilizzata da entrambi i Core, ma molto più pratico da sviluppare in fase di progettazione.

Intel ha più volte sottolineato che Montecito, nome in codice della prossima evoluzione del progetto Itanium, verrà prodotto in versioni con cache L3 pari ad un massimo di 24 Mbytes. Ora emergono nuovi dettagli, secondo i quali ogni Core integrato nella cpu Montecito avrà una cache L2 da 1 Mbyte, abbinata ad una L3 da 12 Mbytes.

In modo molto simile, ogni Core Opteron integrato nelle future cpu AMD Dual Core avrà la propria cache L2 a disposizione, condividendo il controller memoria integrato. Il debutto dei sistemi AMD Dual Core è atteso non prima della seconda metà del 2005.

In occasione dell'Intel Developer Forum Fall di Saf Francisco, evento che verrà inaugurato il prossimo 7 Settembre, si vocifera che Intel possa rilasciare nuove informazioni sulle architetture Dual Core, nonché forse mostrare qualche prototipo di cpu Dual Core in funzione.

Fonte: News.com.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione

13 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Silkworm27 Agosto 2004, 12:12 #1
Non riesco a capire il perche' un unica cache per due CPU dovrebbe essere piu' performate di cache separate. Ci saranno sicuramente problemi di latenze, accesso, sincronizzazione, ecc.... o no?
Paganetor27 Agosto 2004, 12:25 #2
un momento... il titolo dice che raddoppiano la cache... ma non è che così la stessa cache la dividono in due e la fanno andare in modo distinto sui due core?

PS: quindi mi pare di capire che questa scelta è MALE per le prestazioni, sia dei processori AMD sia Intel, giusto?
dalamar27 Agosto 2004, 12:31 #3
Una cache per due CPU significa che entrambe le unita' di calcolo possono operare sugli stessi dati.
Questo dovrebbe velocizzare il calcolo parallelo.
Se le cache sono separate le due CPU non possono operare sugli stessi dati, e anche se lo facessero (con problemi di gestione della sincronia e delle scritture) avremmo dati ridondanti sulle due cache.
Tutto questo IMHO, a senso, penso sia cosi'.
cionci27 Agosto 2004, 12:34 #4
I problemi ci sono con due cache separate... Per ogni nuovo dato caricato in cache bisognerà verificare che non sia presente "modificato" nell'altra cache... Stessa cosa per ogni modifica effettuata...
Nelle cache dei processori moderni i dati modificati vengono scritti nella memoria centrale solamente quando vengono eliminati dalla cache...

Comunque poco male...si tratta di un metodo simile al cache snoop praticato in tutti i sistemi SMP...
metrino27 Agosto 2004, 12:36 #5
Secondo me le due scelte sono dovute alle 2 architetture diverse. AMD ha il controller di memoria integrato, quindi un dual core non è diverso dall'avere 2 CPU ma si risparmia sul controller che è uno, come tra l'altro è uno il canale verso la memoria.
Intel invece non ha il controller integrato e per sopperire ha inserito questa cache da 12 MB, ma poi ha una cache L2 da 1MB, come l'Opteron
Spyto27 Agosto 2004, 12:50 #6
Quindi dovremmo aspettarci delle Cpu alle prime relase che sono leggermente più lente delle vecchie. Quindi avverà la stessa flessione delle prestazioni che si è avuto con il P4, 3.2GHz NW e 3.2GHz Pres.
ErminioF27 Agosto 2004, 13:03 #7
Ma soluzioni desktop a prezzi umani quando sono previste? 2006 inoltrato?
nicgalla27 Agosto 2004, 13:19 #8
beh quel che è certo è che il dual core sarà più efficiente dei sistemi SMP, in quanto le cache dei due core saranno collegate, suppongo, da un bus interno estremamente veloce e facile da implementare visto che le CPU si trovano sullo stesso die.
Alby3d27 Agosto 2004, 13:24 #9
quoto in pieno dalamar replicare i dati su cache separate non può altro che portare a latenze più elevata anche se le prestazioni dei moderni processori sono talmente elevate che difficilmente si noteranno grossi decrementi.
xpiuma27 Agosto 2004, 14:01 #10
Per poter valutare efficacemente l'impatto sulle prestazioni di 2 cache distinte per ciscun core bisogna conoscere meglio l'architettura della soluzione.
Se l'architettura derivasse dalla P-IV (quella dei P4, dei celeron4, ecc...) allora ci sarebbe un peggioramento delle prestazioni rispetto all'utilizzo di una singola cache.
Se invece l'architettura derivasse dalla P6 (quella dei P3, e dei nuovi Pentium-M Banias e Dothan) allora l'utilizzo di cache separate non porterebbe ad un degrado delle prestazioni, anzi, se la rete di interconnessione interna tra i due core fisici fosse basata sugli ultimi sviluppi (reti OMEGA o BANIANE) allora con un sistema logico di suddivisione dei dati e dei calcoli si potrebbe anche avere un incremento delle prestazioni a livello globale.
Lo scenario migliore sarebbe però rappresentato da una cache di terzo livello comune abbastanza grande (2-4MB) e di cache di primo e secondo livello "divise" per ogni core, più piccole ma più veloci. Diciamo un 512k-1MB per il secondo livello e 12k-128k per il primo.
Naturalmente queste considerazioni valgono per processori per uso desktop, con un occhio di riguardo anche a costi e processo di fabbricazione.
Parlando strettamente del progetto Itanium II, basato su di una architettura VLIW allora dotare ogni core logico di una cache dedicata è la soluzione più logica, che è sia di più facile implementazione, che prestazionalmente vantaggiosa rispetto alla cache comune.

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^