Costruite a 32 nanometri le prime APU di AMD

Costruite a 32 nanometri le prime APU di AMD

AMD conferma ufficialmente alcune delle caratteristiche tecniche delle prime soluzioni APU con GPU e CPU integrate, attese per l'anno 2011

di pubblicata il , alle 12:29 nel canale Processori
AMD
 

Le prime soluzioni AMD che integreranno sia parte CPU che quella GPU giungeranno sul mercato assieme alla tecnologia produttiva a 32 nanometri. A confermare questa informazione niente meno che Dirk Meyer, CEO di AMD, in occasione della conferenza stampa di commento dei risultati finanziari trimestrali dell'azienda.

Meyer ha confermato come le prime soluzioni della famiglia Fusion, questo il nome in codice storicamente utilizzato per indicare architetture AMD che abbinano CPU e GPU, verranno costruite con tecnologia produttiva a 32 nanometri con wafer di tipo SOI. Per la generazione successiva è possibile che AMD possa scegliere di utilizzare un processo con wafer di tipo Bulk, sfruttando in questo le linee produttive che GlobalFoundries sta sviluppando.

Il passaggio a wafer Bulk implicherà da un lato alcune ottimizzazioni dell'architettura delle cpu della famiglia Fusion, dall'altra la possibilità almeno teorica di utilizzare tecnologia produttiva a 28 nanometri in quanto prevista nella roadmap tecnologica di GlobalFoundries.

Stando alle informazioni attualmente disponibili le prime soluzioni AMD della famiglia Fusion, indicate più correttamente come APU o Accelerated Processing Unit, prenderanno il nome di Llano e integreranno core della famiglia Phenom II con 4 Mbytes di cache L3. Il controller memoria DDR3, capace di supportare moduli sino alla frequenza di clock di 1.600 MHz, sarà unificato tra CPU e GPU; AMD non ha precisato questo dettaglio tecnico ma riteniamo plausibile che i due componenti siano integrati in un singolo die, non ottenuti abbinando due die su design MCP.

Il passaggio alla tecnologia produttiva a 32 nanometri coinciderà per AMD con due importanti innovazioni architetturali. Da un lato le soluzioni Llano APU che integreranno GPU e CPU, dall'altra le prime cpu di fascia alta basate sull'architettura indicata con il nome in codice di Bulldozer, che rappresenterà un radicale cambamento rispetto a quelle utilizzate dalle cpu AMD in commercio al momento.

Resta aggiornato sulle ultime offerte

Ricevi comodamente via email le segnalazioni della redazione di Hardware Upgrade sui prodotti tecnologici in offerta più interessanti per te

Quando invii il modulo, controlla la tua inbox per confermare l'iscrizione

22 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
fpg_8719 Ottobre 2009, 12:36 #1
Il controller unificato tra CPU e GPU, secondo me, potrebbe rappresentare un collo di bottiglia...
Ratatosk19 Ottobre 2009, 12:37 #2
Per quanto abbia grossi dubbi sulla possibilità di un passaggio a tecnologia bolk dopo i 32nm sono ancora più dubbioso che se ciò avvenisse vedremmo CPU fatte a 28nm.

Non c'è alcuna convenienza a fare un half node se questo significa riprogettare la CPU. Gli enormi costi di ricerca e sviluppo non sarebbero nemmeno lontanamente giustificati da una riduzione del processo così esigua.

Un half node è conveniente solo quando la fonderia consente uno shrink ottico dal nodo padre, e non è questo il caso, ovviamente, visto che non è possibile fare uno shrink ottico fa 32nm SOI a 28nm BULK.
g.luca86x19 Ottobre 2009, 12:48 #3
Originariamente inviato da: fpg_87
Il controller unificato tra CPU e GPU, secondo me, potrebbe rappresentare un collo di bottiglia...


le soluzioni cpu+gpu sono per fascia bassa del mercato, non alte prestazioni quindi mi pare normale pensare che le caratteristiche della alu non siano tali da avere un collo di bottiglia nel controller. Non penso metteranno una rv770 a 32nm integrata, insomma... Penso saranno qualcosa tipo il 785 che monta appunto 128MB di memoria ddr3...
Sapo8419 Ottobre 2009, 12:54 #4
Originariamente inviato da: Ratatosk
Per quanto abbia grossi dubbi sulla possibilità di un passaggio a tecnologia bolk dopo i 32nm sono ancora più dubbioso che se ciò avvenisse vedremmo CPU fatte a 28nm.

Soprattutto AMD non è da tempo che mette in preventivo di utilizzare grosse cache grazie alla possibile di avere celle di memorie a 2T con la tecnologia SOI?
Perché mai dovrebbero rinunciare a questo vantaggio?
E lavorare con metà processori in SOI e metà in bulk non mi pare vantaggioso.

Boh, mi pare una notizia un po' strana.
Ratatosk19 Ottobre 2009, 12:58 #5
Originariamente inviato da: Sapo84
Soprattutto AMD non è da tempo che mette in preventivo di utilizzare grosse cache grazie alla possibile di avere celle di memorie a 2T con la tecnologia SOI?
Perché mai dovrebbero rinunciare a questo vantaggio?
E lavorare con metà processori in SOI e metà in bulk non mi pare vantaggioso.

Boh, mi pare una notizia un po' strana.


Sono daccordo. D'altra parte non mi sembra una notizia strana, sono le speculazioni ulteriori ad essere poco condivisibili
degac19 Ottobre 2009, 13:09 #6
Domanda scema!!

Sulle schede GFX vanno di moda le GDDR5 (il che spiega il bus a 128/256 bit delle ultime GPU).
Si hanno notizie / test / speculazioni / ipotetici costi sull'implementazione di un controller di questo tipo anche per le CPU?
Se fosse vero (ho dei dubbi...ma non si sa mai) sarebbe una cosa interessante: CPU con controller di memoria integrato DDR2+DDR3+DDR5(?)....chissà quanto costerebbe/costerà in futuro una piattaforma del genere.
Severnaya19 Ottobre 2009, 13:18 #7
AMD conferma ufficialmente alcune delle caratteristiche tecniche delle prime soluzioni APU con GPU e CPU integrate, attese per l'anno 2011


ma siamo sicuri che sia per il 2011 O_o?!
capitan_crasy19 Ottobre 2009, 13:24 #8
Originariamente inviato da: Ratatosk
Per quanto abbia grossi dubbi sulla possibilità di un passaggio a tecnologia bolk dopo i 32nm sono ancora più dubbioso che se ciò avvenisse vedremmo CPU fatte a 28nm.

Non c'è alcuna convenienza a fare un half node se questo significa riprogettare la CPU. Gli enormi costi di ricerca e sviluppo non sarebbero nemmeno lontanamente giustificati da una riduzione del processo così esigua.

Un half node è conveniente solo quando la fonderia consente uno shrink ottico dal nodo padre, e non è questo il caso, ovviamente, visto che non è possibile fare uno shrink ottico fa 32nm SOI a 28nm BULK.


Quoto e il fatto che AMD abbia scelto di ridisegnare una GPU per la tecnologia SOI, credo che chiuda la porta al ridisegno di CPU per adattarle al processo BULK.
A meno che AMD non sia pensando ad una GPU discreta con capacità di calcolo X86...
lope3319 Ottobre 2009, 14:19 #9
.
maccio capatonda19 Ottobre 2009, 14:38 #10
ma APU non era l'omino del jet-market?

scusate ma non ho resistito!

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^