ARM, con Neoverse V1 e N2 la lotta con Intel e AMD nel mondo server sale di livello

ARM, con Neoverse V1 e N2 la lotta con Intel e AMD nel mondo server sale di livello

ARM ha recentemente annunciato le piattaforme Neoverse V1 e N2 per trovare sempre più spazio nel settore dei server. L'azienda britannica punta a offrire fino al 50% di prestazioni in più rispetto a Neoverse N1.

di pubblicata il , alle 19:01 nel canale Processori
ARM
 

Le ambizioni di ARM nel settore server, ancora di più se l'acquisizione da parte di Nvidia andrà in porto, non sono un mistero e dietro c'è un impegno decennale fatto di false partenze e speranze, ma che finalmente sta iniziando a dare frutti concreti. Il processore Graviton2 di Amazon con 64 core basato sul progetto Neoverse N1 è solo l'inizio di un percorso che porterà il mondo dei server ad aprirsi sempre più ai progetti ARM, dopo anni di dominio delle soluzioni x86, con Intel in testa seguita da AMD.

Per questo motivo ARM non solo non lascia, ma raddoppia: nelle scorse settimane il progettista britannico ha annunciato Neoverse V1 (nome in codice Zeus) e Neoverse N2 (Perseus). La nuova serie V va intesa come il meglio del meglio, qualcosa che punta a offrire le prestazioni più alte in assoluto senza badare ad altre variabili. Con questa nuova gamma di proposte ARM sembra replicare quanto fatto in ambito mobile, con il core Cortex-X1 che punta alle massime prestazioni, mentre il Cortex-A78 persegue la stessa filosofia di sempre, fatta sì di potenza, ma anche di attenzione ai consumi e all'area occupata.

La microarchitettura Zeus alla base di Neoverse V1 è quindi l'analogo server del core Cortex-X1, nome in codice Hera. Con Zeus ARM sarà quindi libera di integrare quantità di cache maggiori e core più complessi, togliendosi quel freno a mano che finora le ha impedito di sprigionare tutto il potenziale prestazionale a sua disposizione.

Con Neoverse V1, ARM punta a offrire un +50% per quanto concerne le prestazioni per ciclo di clock (IPC) rispetto all'attuale Neoverse N1, a parità però di processo produttivo e frequenza, il che significa che il salto dovrebbe essere ancora più marcato con le migliori frequenze che verosimilmente si raggiungeranno con un processo produttivo più avanzato. Insomma, ARM vuole colmare rapidamente il gap con Intel e AMD, che da par loro hanno in cantiere rispettivamente le soluzioni Sapphire Rapids e Zen 3.

Per quanto riguarda Neoverse N2 (Perseus), evoluzione dell'attuale proposta N1, ARM punta a un miglioramento delle prestazioni IPC del 40%, mantenendo però invariata la filosofia di progettazione che punta a massimizzare le prestazioni occupando meno area possibile e contenendo al massimo i consumi. ARM inizierà a concedere in licenza il progetto Perseus entro fine anno e servirà almeno un anno prima di vedere i progetti sul mercato. Nella roadmap di ARM per il 2023 c'è Poseidon, una famiglia di progetti che dovrebbe garantire un +30% delle prestazioni IPC rispetto all'attuale generazione.

Caratteristica comune di Neoverse V1 e N2 è il supporto alle SVE (Scalable Vector Extensions), con il progetto V1 contraddistinto da due pipeline native a 256 bit e quello N2 da un progetto con due pipeline a 128 bit. Le SVE rappresentano, secondo ARM, un vantaggio rispetto estensioni SIMD perché il codice può scalare al variare dell'ampiezza di esecuzione di una microarchitettura, cosa non possibile con le istruzioni Neon della stessa ARM o le ben note AVX.

Finora il chip custom A64FX di Fujitsu, cuore del supercomputer più potente al mondo in questo momento, è stato l'unico progetto disponibile con SVE, il che significa che V1 e N2 rappresentano i primi progetti di ARM che implementano SVE di default. Al momento ARM non ha rilasciato ulteriori dettagli tecnici, se non indicare che le soluzioni Neoverse N2 potrebbero contare più core (ma meno prestanti) rispetto alle proposte V1, oltre a dare qualche indicazione su processi produttivi disponibili e caratteristiche correlate. Il primo progetto ad adottare i core Neoverse V1 sarà il chip Rhea di SiPearl, con 72 core prodotti a 7 nanometri da TSMC.

2 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - info
Tetsuro P1230 Settembre 2020, 09:05 #1
Articolo interessante, tuttavia le immagini non sono espandibili.
LMCH30 Settembre 2020, 14:14 #2
Pensiero 1:
In pratica Neoverse V1 implementato con i 7nm di TSMC va direttamente a competere in prestazioni con gli Zen3 e l'ultima generazione di Xeon
usando "solo" un implementazione di SVE a 256bit (su due pipeline).
E questo con un architettura ad alte prestazioni ma con design "buono per tutti"
(senza super-ottimizzazioni circuitali che funzionerebbero solo con specifici processi produtti, senza un numero extra di maschere fotolitografiche che alzerebbero i costi di produzione o cose simili).

Pensiero 2:
Notare anche che su una delle imagini con le slide c'è scritto:
"Silicon partner has implementation control over SVE voltage and frequency transitions"
Significa che poi chi implementa V1 può scegliere il miglior compromesso tra potenza di calcolo e consumi in base al processo produttivo ed agli obiettivi dello specifico prodotto (es: a parità di processo produttivo su un implementazione con meno core si può spingere SVE al massimo più a lungo, ecc. ecc.).

Pensiero 3:
Tutti i nuovi prodotti "di fascia alta" includono SVE, mi sa che tra qualche tempo ARM Ltd. pubblicherà le specifiche di un nuovo standard architetturale (Armv9?) che includerà di serie anche SVE o una sua ulteriore evoluzione in modo che la ABI standard "di fascia alta" preveda l'uso di SVE in tutto il codice che viene compilato.
In pratica SVE mi sa che va a sostituire-estendere NEON come set d'istruzioni SIMD e matriciale "standard" (la cosa ha decisamente senso visto che le implementazioni di SVE possono avere ALU a 128, 256, 384, 512, ..., 2048 bit in base alle esigenze implementative).
Questo è un vantaggio non da poco visto che il programmatore ed il compilatore possono ottimizzare per SVE sapendo che in ogni caso avranno il massimo delle prestazioni ottenibili dal processore su cui gira.

Pensiero 4:
Architettura big-LITTLE per smartphone/tablet/pc dove sia il "big" che il "LITTLE" hanno le SVE (es: 256bit per il "big" e 128bit per il "LITTLE".

Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".

La discussione è consultabile anche qui, sul forum.
 
^