AMD avvia la produzione delle CPU EPYC 'Venice' a 2 nanometri presso TSMC

A distanza di poco più di un anno dal tape out e la prima fase di validazione, AMD ha annunciato l'avvio della produzione dei futuri processori server EPYC di nuova generazione, nome in codice "Venice", utilizzando il processo produttivo a 2 nanometri di TSMC. La produzione iniziale è stata avviata a Taiwan, mentre in prospettiva AMD prevede di estendere le attività anche allo stabilimento TSMC in Arizona, negli Stati Uniti.

Secondo quanto comunicato dall'azienda, "Venice" rappresenta il primo prodotto HPC (High Performance Computing) del settore ad entrare in produzione utilizzando il processo a 2 nm di TSMC. Il traguardo segna un passaggio importante nella roadmap delle CPU datacenter EPYC e conferma la volontà di AMD di rafforzare la propria presenza nelle infrastrutture cloud, enterprise e AI di nuova generazione.

L'evoluzione dei carichi AI, sempre più orientati verso modelli agentici e applicazioni distribuite, sta infatti aumentando il ruolo della CPU all'interno dei datacenter moderni. Oltre alla gestione dell'elaborazione tradizionale, i processori server devono coordinare networking, storage, orchestrazione dei sistemi, sicurezza e movimentazione dei dati tra acceleratori e nodi computazionali.

Lisa Su, CEO di AMD, ha sottolineato come il passaggio ai 2 nm rappresenti un elemento chiave per accelerare la realizzazione delle future infrastrutture AI. La collaborazione con TSMC, secondo l'azienda, consente di combinare nuove architetture CPU con capacità produttive avanzate, mantenendo elevata la velocità di commercializzazione delle piattaforme.

Il progetto "Venice" si inserisce inoltre in una strategia più ampia di diversificazione geografica della produzione avanzata. AMD intende infatti sfruttare sia gli impianti taiwanesi sia quelli statunitensi di TSMC per ridurre la dipendenza da una singola area produttiva e aumentare la resilienza della supply chain destinata ai datacenter AI.

Contestualmente, AMD ha confermato anche lo sviluppo di "Verano", processore EPYC di sesta generazione che continuerà a utilizzare la tecnologia TSMC a 2 nm. La nuova piattaforma sarà progettata con particolare attenzione al rapporto tra prestazioni, consumi energetici e costo operativo, parametro sempre più centrale nei grandi ambienti cloud e AI.

Tra le novità tecniche anticipate figura il supporto a memorie LPDDR, scelta che dovrebbe consentire di migliorare efficienza energetica e banda disponibile, aspetti considerati cruciali per carichi sempre più limitati dai consumi e dalla densità energetica dei rack.

La collaborazione tra AMD e TSMC non riguarda esclusivamente il processo litografico a 2 nm. Le due aziende stanno lavorando anche sulle tecnologie di packaging avanzato, incluse SoIC-X e CoWoS-L, già impiegate nelle piattaforme AI e datacenter di AMD. L'obiettivo è aumentare il livello di integrazione tra CPU, acceleratori e memoria, elemento ritenuto fondamentale per sostenere la crescita delle infrastrutture AI su larga scala.