[Thread Ufficiale] Aspettando le nuove CPU Intel

[OrazioOC]

https://videocardz.com/newz/intel-dr...-starts-at-284

245K al prezzo del 9600x;
265K al prezzo del 9700x;
285K al prezzo del 9900x;

Questi devono essere i loro prezzi, perchè quelle cifre valgono.

[ninja750]

che smacco per intel

in italia però siamo a 300€ il 265k e 290€ il 9700x, che va pure un pelo di più nei giochi

[OrazioOC]

Originariamente inviato da ninja750

che smacco per intel

in italia però siamo a 300€ il 265k e 290€ il 9700x, che va pure un pelo di più nei giochi

Di, diciamo che il vero vantaggio del 9700x è di poterci piazzare future cpu ben più cavallate.
Tolto quello manco il 9700x brilla di luce propria(in gaming è un pelo meglio del vecchio 5800x3d/7700x, in MT le prende dal 13600k...).
Il 265k prezzato simil 9700x ha molto più senso che non al lancio dove aveva prezzi ISO 9900X.

[Telstar]

Originariamente inviato da s12a

Per le DDR6 è previsto il passaggio da 128 bit a 192 bit per le configurazioni "dual channel" (tecnicamente "quad channel" dalle DDR5 in poi) dunque anche se le frequenze fossero le medesime ci sarebbe un incremento di banda del 50%.

A me preoccupa la latenza, che nelle ddr5 è decente solo se ottimizzate.

[paolo.oliva2]

Originariamente inviato da mikael84

A valori ISO/0,75v il n3p viene dato al 12% sopra il 4np, ma rispetto quest'ultimo, si porta dietro una densità logica ben più elevata. Il n3p è l'eveluzione reale, il resto sono per lo più 5nm + con più densità, anche se dipende molto dai progettisti, navi31 e navi48 di AMD (serie 7900/9070) hanno la densità di arrow (150 vs 157) pur essendo dei 5/4nm.

Il problema delle DDR6 iniziale, sarà nelle latenze inizialmente, ma prima o poi dovranno montarle, lo stesso probabilmente farà zen7 su AM6 nel 2028.

Comunque l'N3P, supponendo un refresh Arrow sull'N3P, è una bomba.

Riporto questo link che, anche se OT perchè riguarda un processore ARM, illustra l'aumento di frequenza a parità di consumi.

...i core dovrebbero essere in grado di spingersi fino a 5 GHz netti, un bel passo avanti rispetto ai “soli” 4,3 GHz degli Oryon di Snapdragon 8 Elite “Gen 1”

Ovviamente non è che si possa pensare che si avranno +700MHz di frequenza massima anche nel desktop, perchè la base è 5,7GHz e non 4,3GHz, ma comunque il passaggio dal 3nm TSMC all'N3P TSMC ha concesso un aumento di transistor (NPU e quant'altro) aumentando la frequenza dai 4,3GHz ai 5GHz allo stesso consumo, quindi è ovvio desumere che un teorico Arrow dall'N3B all'N3P, a franco degli affinamenti architetturali, possa giovare (e manco poco) di una corposa diminuzione dei consumi a pari frequenza e aumento della frequenza a pari consumo. Il discorso densità, a livello utente finale, viene percepito solamente nei limiti di offerta del progetto e nel costo CPU... ma visto che comunque non si parlerebbe nè di aumento core-count e nè di variazioni di costo CPU finale (alla fin fine aumenta il costo del wafer ma dallo stesso wafer uscirebbero più die...), al cliente interessa zero.

Considerando che il passaggio dall'N3B all'N3P non necessita di una stesura complessa, e di qui una spesa R&D ben inferiore, Intel potrebbe applicare un listino finale simile all'attuale Arrow scontato... e se l'aumento prestazionale fosse anche solamente del 10% (FPS a parte), beh, Intel se la giocherebbe almeno nell'arrestare la migrazione ad AM5, perchè poi tra Nova socket nuovo e Zen6 socket a fine vita, la questione socket sarebbe palla al centro.

[ninja750]

Originariamente inviato da OrazioOC

Il 265k prezzato simil 9700x ha molto più senso che non al lancio dove aveva prezzi ISO 9900X.

decisamente

per giocare un 9700x va un briciolo di più, e in produttività il 9900x va di più

insomma 265k solo se sei fanboy intel o se lo trovi scontato, che per carità potrebbe anche avere un senso

ma tipo a 70-80€ meno del 9700x

[mikael84]

Originariamente inviato da s12a

Per le DDR6 è previsto il passaggio da 128 bit a 192 bit per le configurazioni "dual channel" (tecnicamente "quad channel" dalle DDR5 in poi) dunque anche se le frequenze fossero le medesime ci sarebbe un incremento di banda del 50%.

Visti gli ultimi trend mi aspetto e spero DDR5 con 256-bit di bus (commercialmente "quad channel", tecnicamente "octa channel").

Cosa intendi per 192bit, il triple channel?
Le DDR6 portano il raddoppio del prefetch.
Le D5 hanno introdotto il WCK, ovvero, i comandi sono trasferiti in SDR alla frequenza CK, gli indirizzi sono trasferiti in DDR alla frequenza CK ed i dati sono trasferiti in DDR alla frequenza WCK, con quest'ultima che lavora a frequenza doppia. Esempio: 1800 + 1800 (3,6gt/s D4) + WCK (7,2 gt/s).

Con le DDR6 viene raddoppiato il prefetch da 8 a 16n, roba tra l'altro che ha un decennio sulle GPU con le prime G5X di micron a 32bit (le G6 sono 16x16b), e di conseguenza lettura e scrittura passano da 32 a 64 b (512bit), questo permette di quadruplicare il valore WCK.
Ad esempio: 1800 + 1800 /3,6 gt/s D5 7,2 gt/s / D6 14,4 gt/s.

Con le G7 pam 3 delle gpu, hanno raddoppiato ancora il bus, raddoppiando la banda delle G6.

Il problema, sarà relativo alle latenze inizialmente come lo era con le D5.

Originariamente inviato da paolo.oliva2

Comunque l'N3P, supponendo un refresh Arrow sull'N3P, è una bomba.

Riporto questo link che, anche se OT perchè riguarda un processore ARM, illustra l'aumento di frequenza a parità di consumi.



Ovviamente non è che si possa pensare che si avranno +700MHz di frequenza massima anche nel desktop, perchè la base è 5,7GHz e non 4,3GHz, ma comunque il passaggio dal 3nm TSMC all'N3P TSMC ha concesso un aumento di transistor (NPU e quant'altro) aumentando la frequenza dai 4,3GHz ai 5GHz allo stesso consumo, quindi è ovvio desumere che un teorico Arrow dall'N3B all'N3P, a franco degli affinamenti architetturali, possa giovare (e manco poco) di una corposa diminuzione dei consumi a pari frequenza e aumento della frequenza a pari consumo. Il discorso densità, a livello utente finale, viene percepito solamente nei limiti di offerta del progetto e nel costo CPU... ma visto che comunque non si parlerebbe nè di aumento core-count e nè di variazioni di costo CPU finale (alla fin fine aumenta il costo del wafer ma dallo stesso wafer uscirebbero più die...), al cliente interessa zero.

Si, non sarà di certo la stessa cosa. Stampando sul 3np, non passi a 6,2 da 5,4, però è la massima espressione del 3nm per il clock salvo l'ulvt/elvt, che TSMC chiama X, adatti a pompare il clock o ridurre i consumi anche ad alte tensioni.
I picchi di proiezione sono rilevati a tensioni molto basse, e vanno poi testati sulle varie micro.
Passare al n3p è relativamente semplice tecnicamente, tuttavia, ci credo sempre poco in un refresh, ma neppure lo escludo.
Gli arrow hanno il problema delle latenze e risultano penalizzati in programmi di compressione e giochi, ma moddandoli migliorano notevolmente, ci furono svariati test (come quelli di amon), ma sono piuttosto validi nel compute, che a clock più elevati non sarebbero poi da buttare, ma il problema è che la base è morta.
Potrebbe giocarsela bene, con nova, visto che pure AM5 sarà al termine del suo ciclo, ma ormai buona parte di clientela è li.

[s12a]

Originariamente inviato da mikael84

Cosa intendi per 192bit, il triple channel?

Le DDR5 usano 32 bit per canale (come scritto in precedenza, dalle DDR5 ogni DIMM usa 2 "mezzi canali" rispetto alle DDR4). Le DDR6 useranno invece canali da 48 bit. Dunque, un modulo DIMM DDR6 userà 2×48 bit=96 bit, mentre 2 moduli (commercialmente "dual channel", tecnicamente quad) complessivamente 192-bit.

Su Anandtech qualche tempo fa c'è stato un articolo a riguardo (focalizzato sulle LPCAMM, ma la sostanza è la stessa).

https://www.anandtech.com/show/21487...specifications

[...]



Besides the higher memory clockspeeds allowed by LPDDR6 – JEDEC is targeting data transfer rates of 14.4 GT/s and higher – the new memory form-factor will also incorporate an altogether new connector array. This is to accommodate LPDDR6's wider memory bus, which sees the channel width of an individual memory chip grow from 16-bits wide to 24-bits wide. As a result, the current LPCAMM design, which is intended to match the PC standard of a cumulative 128-bit (16x8) design needs to be reconfigured to match LPDDR6's alterations.

Ultimately, JEDEC is targeting a 24-bit subchannel/48-bit channel design, which will result in a 192-bit wide LPCAMM. While the LPCAMM connector itself is set to grow from 14 rows of pins to possibly as high as 20. New memory technologies typically require new DIMMs to begin with, so it's important to clarify that this is not unexpected, but at the end of the day it means that the LPCAMM will be undergoing a bigger generational change than what we usually see.

[redbaron]

https://www.hwupgrade.it/news/cpu/ar...m2_138497.html

Di questo ne avete giá parlato?

[ninja750]

Originariamente inviato da redbaron

https://www.hwupgrade.it/news/cpu/ar...m2_138497.html

Di questo ne avete giá parlato?

oggettivamente da 14.000 a 12.000 nel mondo reale cambia nulla

[paolo.oliva2]

Originariamente inviato da ninja750

oggettivamente da 14.000 a 12.000 nel mondo reale cambia nulla

Condivido... ma è l'insieme che crolla.
Cioè, la tipologia Intel è stata quella di offrirti una CPU ai vertici con a braccetto una mobo/socket al top in fatto di I/O. Finchè le mobo top costavano 200/250€, riutilizzarla o meno incideva relativamente nell'acquisto di un nuovo sistema... e quindi faceva brodo al produttore quel plus di 20/30$ (credo, forse di più) nella vendita dei chip-set agli OEM mobo. Oggi, con l'aumento considerevole del prezzo delle mobo, diventa il contrario, cioè che per guadagnare quel plus dei chip-set, comprometti sia il volume di vendita delle CPU oltre ad essere costretti pure a limare il listino CPU.
Inoltre presumerei che aumentino anche i costi, perchè devi creare ex-novo i macchinari dei punti di contatto CPU/Socket, una spesa R&D del socket nuovo e quant'altro.

Con l'aumento considerevole del prezzo delle mobo, tutto sto ambaradan ricade sul cliente... e l'assurdo è che il produttore CPU può aggiungere il mancato guadagno dei chip-set agli OEM al listino CPU, anche raddoppiandolo/triplicandolo, perchè frega sega spendere +100€ nella CPU se poi risparmi 300€ nella mobo, soprattutto con le mobo attuali che hanno un I/O per prodotti che diventeranno "popolari" tra diversi anni.

Il problema di Arrow è si un non problema, alla fin fine, perchè avere 12GB/s al posto di 14GB/s, il cliente hobbista lo soddisfi uguale... però è anche indubbio che se spendi 100 (mobo, SSD PCI5), vuoi avere 100, spendere 100 per avere 90 e la mobo muore lì...

Originariamente inviato da mikael84

Si, non sarà di certo la stessa cosa. Stampando sul 3np, non passi a 6,2 da 5,4, però è la massima espressione del 3nm per il clock salvo l'ulvt/elvt, che TSMC chiama X, adatti a pompare il clock o ridurre i consumi anche ad alte tensioni.
I picchi di proiezione sono rilevati a tensioni molto basse, e vanno poi testati sulle varie micro.
Passare al n3p è relativamente semplice tecnicamente, tuttavia, ci credo sempre poco in un refresh, ma neppure lo escludo.
Gli arrow hanno il problema delle latenze e risultano penalizzati in programmi di compressione e giochi, ma moddandoli migliorano notevolmente, ci furono svariati test (come quelli di amon), ma sono piuttosto validi nel compute, che a clock più elevati non sarebbero poi da buttare, ma il problema è che la base è morta.
Potrebbe giocarsela bene, con nova, visto che pure AM5 sarà al termine del suo ciclo, ma ormai buona parte di clientela è li.

Secondo me è la situazione del mercato che obbliga Intel a fare un refresh di Arrow, e pure bello corposo.
Se diamo Zen6 sull'N3P e Nova sull'N2, è ovvio che sul mercato arriverà prima Zen6 di Nova (pressappoco 6 mesi prima), ed occhio e croce la tempistica più probabile sarà quella di un Zen6 a metà 2026 e a fine 2026 Nova.
In 1 anno e mezzo, quante persone ancora passeranno ad AM5? Inoltre è probabile che AMD farà come con Zen4 (alcuni mesi prima dell'uscita di Zen5, aveva scontato fortemente Zen4), e questo incentiverà ancor più il passaggio ad AM5, ed è ovvio che più sarà la gente che avrà AM5 e meno saranno gli acquirenti di Nova, a prescindere dalle prestazioni che avrà.
L'unica cosa che potrebbe cambiare la tendenza del mercato sarebbe la commercializzazione di un Arrow refresh, ma considerando la sua uscita verso fine 2025, questo refresh di Arrow deve comunque tener conto della commercializzazione nel giro di qualche mese di Zen6.
Quale finestra di prestazioni in più concederebbe un refresh di Arrow sempre sull'N3B?
Nel game, anche migliorando corposamente le latenze, per AMD sarebbe estremamente facile controbattere, perchè vs un Arrow/DDR5 8000+ AMD avrebbe un margine enorme semplicemente abbassando il listino dei 3D.
Al di fuori del game, i margini per aumentare le prestazioni sono ridottissimi... perchè a parità PP e come refresh, già aumentare di qualche punto l'IPC sarebbe tanto.
L'unico modo per aumentare le prestazioni sarebbe il trasbordo all'N3P dall'N3E, perchè secondo me ciò concederebbe un buon +10% per l'aumento delle frequenze a parità di consumo.