Funzioni logiche di N/P MOS e CMOS: chi mi spiega

[Darker]

Click

[sasa83]

Originariamente inviato da Darker

Click

e ma allora lo fa apposta
dov'è l'inverter????

[Darker]

Originariamente inviato da sasa83

e ma allora lo fa apposta
dov'è l'inverter????

Oggesù, quale inverter?

Quelle sono tutte Nand

Sarebbe (A NAND B) NAND (C NAND D)

[sasa83]

Originariamente inviato da Darker

Oggesù, quale inverter?

Quelle sono tutte Nand

Sarebbe (A NAND B) NAND (C NAND D)

what ?
non ho capito niente allora....scusa la rete che volevi fare non è (a+b)(c+d)?

[Darker]

Originariamente inviato da sasa83

what ?
non ho capito niente allora....scusa la rete che volevi fare non è (a+b)(c+d)?

Eh... non ci fare caso... In realtà ho fatto (ab)+(cd) == (A NAND B) NAND (C NAND D)...

Lì invece doveva essere (A NOR B) NOR (C NOR D)

Cenere sul capo

[Darker]

click

E' corretto? :|

[Wilcomir]

Originariamente inviato da Darker

click

E' corretto? :|

non saprei, tuttavia non hai segnato l'uscita... anche se si intuisce dov'è

ciao!

[Darker]

Originariamente inviato da Wilcomir

non saprei, tuttavia non hai segnato l'uscita... anche se si intuisce dov'è

ciao!

Vero!
Grazie

[sasa83]

Originariamente inviato da Darker

click

E' corretto? :|

(A+B)(C+D)

scusa il disegno schifoso

[Darker]

No, figurati. Si capisce benissimo.

Il mio schema, quindi, è corretto... eccetto per l'uscita, che va negata.

Da come leggo sul buon PDF, e dai vostri commenti, mi pare di capire che se voglio uno schema di una funzione posso:
a) cercare la funzione negata ottenuta evidenziando gli zero della k-mappa, e scrivere quella
b) scrivere la versione affermata e negare l'uscita.

Edit: pensandoci bene, nel tuo schema (e di conseguenza nel mio ultimo), non dovrebbe essere più corretto mettere in serie tra loro i due blocchi (A serie B) e (C serie D) piuttosto in parallelo, come ora?

[sasa83]

Originariamente inviato da Darker

No, figurati. Si capisce benissimo.

Il mio schema, quindi, è corretto... eccetto per l'uscita, che va negata.

Da come leggo sul buon PDF, e dai vostri commenti, mi pare di capire che se voglio uno schema di una funzione posso:
a) cercare la funzione negata ottenuta evidenziando gli zero della k-mappa, e scrivere quella
b) scrivere la versione affermata e negare l'uscita.

Edit: pensandoci bene, nel tuo schema (e di conseguenza nel mio ultimo), non dovrebbe essere più corretto mettere in serie tra loro i due blocchi (A serie B) e (C serie D) piuttosto in parallelo, come ora?

dove? nel pull-up o nel pull-down? nel pull-up ok, e infatti è così nello schema...nel pull down dev'essere il contrario. altrimenti non sarebbe più fcmos (pienamente complementare).

[negator136]

solitamente le reti n e le reti p sono duali, nel senso che dove c'è il parallelo in una, c'è la serie nell'altra... quindi lo schema di sasa è più corretto da questo punto di vista.

a volte però (e in questo caso non ho controllato) la funzione logica gode di alcune proprietà che permettono di fare la rete p esattamente simmetrica rispetto a quella n (cioè senza invertire serie/parallelo, ma solo rispecchiando verso l'alto la rete n)... il che può comportare svariati vantaggi dal punto di vista dei tempi di commutazione e dell'area occupata nel momento dell'integrazione sul wafer di silicio... ma non mi pare il caso di approfondire... imho è meglio se ti concentri sulle reti duali

[sasa83]

Originariamente inviato da negator136

solitamente le reti n e le reti p sono duali, nel senso che dove c'è il parallelo in una, c'è la serie nell'altra... quindi lo schema di sasa è più corretto da questo punto di vista.

a volte però (e in questo caso non ho controllato) la funzione logica gode di alcune proprietà che permettono di fare la rete p esattamente simmetrica rispetto a quella n (cioè senza invertire serie/parallelo, ma solo rispecchiando verso l'alto la rete n)... il che può comportare svariati vantaggi dal punto di vista dei tempi di commutazione e dell'area occupata nel momento dell'integrazione sul wafer di silicio... ma non mi pare il caso di approfondire... imho è meglio se ti concentri sulle reti duali

in questo caso non si può fare la rete mirror, aapunto dipende dalla rete...un caso che mi viene in mente è ad esempio nel calcolo del carry in un sommatore ripple-carry-adder.

[Darker]

Dovrebbe essere tutto chiaro ora, grazie mille per l'aiuto e, soprattutto, per la pazienza

[negator136]

Originariamente inviato da sasa83

in questo caso non si può fare la rete mirror, aapunto dipende dalla rete...un caso che mi viene in mente è ad esempio nel calcolo del carry in un sommatore ripple-carry-adder.

braf, oppure più semplicemente la xor

[Darker]

Domanda delle 06:01

Questo circuito che ho disegnato è corretto? Qual'è la funzione logica alla quale assolve? E' possibile compattare il circuito in quale modo (così da risparmiare)? :o

Spoiler:

L'idea era di fare un (A NAND B) NAND (C NAND D) senza necessità di negare l'uscita...

circuito

l'uscita è ((A and B)' and (D and C)')'

con ' indico la negazione

si tutte le funzioni le puoi fare in un unico stadio, basta farlo grosso

[Darker]

Originariamente inviato da 85francy85

l'uscita è ((A and B)' and (D and C)')'

con ' indico la negazione

si tutte le funzioni le puoi fare in un unico stadio, basta farlo grosso

Ok, grazie

[Darker]

E approfittando della disponibilità vado limitatamente offtopic.

Dal libro:
La capacità totale è pari a : Cbd1+Cdb2+Cgd2+Cg(k+1)+Ci

Disegno:


Non capisco: dove dovrei disegnare Ci?
(che belle le PNG con i circuiti con lo sfondo trasparente!)

[sasa83]

capacità vista da dove scusa?