Quote:
Originariamente inviato da leoneazzurro
Non è proprio così, AMD sta pensando di utilizzare la tecnologia COWOS-L per andare oltre il concetto di CCX-CCD, e fare stacking del dei chiplet di calcolo su un chip di I/O e cache, qualcosa che dovremmo vedere già con RDNA3 e che si vedrà sulle CPU desktop probabilmente più avanti (Zen5?) e nel contempo lavora sull'efficienza dei core per il momento senza fare distinzioni tra core Performance ed Efficiency, ma sostanzialmente cercando di rendere i suoi core più flessibili possibile. Poi magari arriverà pure AMD a creare un'architettura Big.little, ma Zen4 non sembra certo esserlo.
https://3dfabric.tsmc.com/english/de...logy/cowos.htm |
D'accordo, ma il mio era per dare una idea; in ogni caso il rosso ha detto che la V-cache di 64MB viene costruita SOLO sopra la cache l3(da qui lo spunto di pensarla come collegamento pensando il dopo zen3+, quindi oltre 1-STACK solamente...) ed è grande 36 mm²....oltretutto può spegnersi quando non viene usata, quindi fino a quando i 32MB di zen3 vengono saturati.
In pratica nel gioco è tutto il guadagno.......avere un 15% di media nei giochi non è garantito nel passaggio tra evoluzioni di architetture.
Poi ognuno vede e sceglie come le piace, ma io sono dalla visione che meglio avere un 15% di frame nei giochi che avere un 15% di performance nelle applicazioni non game ma nei giochi (intendo in condizioni di collo di bottiglia con la GPU) nulla.
Insomma il rosso ha dimostrato dei punti di bravura non indifferenti:
1)aumento del 19% di IPC restando nello stesso nodo a 7nm tra zen2 e zen3.
2)aumento del 15% di frame/s gaming restando con lo stesso IPC invariato. di zen3
......zen4
