[syngian]

Gli 8 MB di cache L3 dei CCX dei Ryzen 1 con processo a 14 nm occupano 16 mm2 di silicio (circa 2 mm2 per 1 MB), quindi se il grosso chip I/O contenesse come detto da alcune fonti 256 MB di cache L4 servirebbero 512 mm2 di silicio solo per la cache L4 Dram, con il chip I/O che ha una superficie stimata di 410-420 mm2.

Le eDram sono però circa 3 volte più dense delle Dram e la superficie di silicio necessaria si ridurrebbe quindi a 170-190 mm2 e l'unica fonderia e processo produttivo al mondo che è in grado di produrre le eDram è il 14 nm della Glofo sviluppato con l'aiuto e i brevetti IBM… in questo modo si avrebbe una possibile quadratura del cerchio e anche spiegazione del perché il chip I/O è prodotto a 14 nm.