Hardware Upgrade Forum - View Single Post - Mercato memorie: niente più riduzione di prezzi per DDR2

bjt2 · 15-06-2005, 15:43

Le celle DRAM hanno sempre avuto il difetto di non poter salire agevolmente in frequenza: nelle attuali DDR400 e DDR2 800 INTERNAMENTE le celle DRAM funzionano ad "appena" 200 MHz.

Viceversa è abbastanza facile far funzionare un bus, anche a 64 (o 72) bit ad oltre 400MHz DDR (la velocità delle attuali DDR2 800).

I produttori di RAM, allora, hanno pensato bene di estrarre 2 (nelle DDR) e 4 (nelle DDR2) bits per ciclo di clock delle celle DRAM, semplicemente mettendo 2 o 4 banchi di celle in parallelo.

Il bus esterno delle DDR e delle DDR2 è sempre dual data rate, ma queste si distinguono per il numero di bit estratti per ciclo di clock DELLE CELLE DRAM: 2 per le DDR e 4 per le DDR2.

Poichè nelle DDR2 è possibile estrarre 4*200 milioni di bit al secondo (in teoria), il bus necessario per trasferire questi dati è di 800 milioni di trasferimenti al secondo, ossia 400MHz di clock, con trasferimento di tipo DDR.

In sintesi: sia DDR2 che DDR ESTERNAMENTE usano un bus DDR. Solo che le DDR2 hanno le celle DRAM che funzionano a frequenza più bassa e possono andare a frequenze "esterne" maggiori. Le DDR3 immagino che lavorino con 8 bit per ciclo e quindi, superati i limiti delle linee di trasmissione, potremmo assistere a memorie come quelle delle schede grafiche, dove, non essendoci slot, il segnale viaggia più pulito.

Passando alle latenze: se le latenze si riferiscono al ciclo di clock ESTERNO, allora una DDR2 800 CAS 4 equivale ad una DDR 400 CAS 2. Credo che sia così, perchè non vedo alcun motivo per cui quattro banchi di celle DRAM ci debbano mettere più NANOSECONDI di 2 a commutare...

Quello che mi ha spinto a fare questo intervento è un articolo di HARDOCP, che mi ha dato una notizia "sconvolgente", che in parte giustifica le non eccelse prestazioni delle DDR2:

Nello standard DDR 1, è possibile richiedere al modulo di RAM, dopo l'attesa di tutti i RAS, CAS eccetera, 4 o 8 word da 64 bit in burst, configurabili ad opzione del controller DRAM. La cosa sconvolgente è che le DDR 2 supportano SOLO burst di 4 word e non di 8: in configurazioni mono canale, con una sola CAS latency è possibile riempire una linea di cache da 64 byte (8 word da 8 bytes) con le DDR, mentre con le DDR2 sono OBBLIGATORIE due latenze CAS. Per i dual channel il problema non si porrebbe, ma TEORICAMENTE (e spero vivamente che l'Athlon 64 lo faccia) è possibile con una sola latenza CAS riempire DUE linee di cache consecutive. Con le DDR2 questo non è possibile.

Spero di essere stato esauriente.

Saluti,
Bjt2.

15-06-2005, 15:43	#9
bjt2 Senior Member Iscritto dal: Apr 2005 Città: Napoli Messaggi: 6817	Da un topic di qualche mese fa... Le celle DRAM hanno sempre avuto il difetto di non poter salire agevolmente in frequenza: nelle attuali DDR400 e DDR2 800 INTERNAMENTE le celle DRAM funzionano ad "appena" 200 MHz. Viceversa è abbastanza facile far funzionare un bus, anche a 64 (o 72) bit ad oltre 400MHz DDR (la velocità delle attuali DDR2 800). I produttori di RAM, allora, hanno pensato bene di estrarre 2 (nelle DDR) e 4 (nelle DDR2) bits per ciclo di clock delle celle DRAM, semplicemente mettendo 2 o 4 banchi di celle in parallelo. Il bus esterno delle DDR e delle DDR2 è sempre dual data rate, ma queste si distinguono per il numero di bit estratti per ciclo di clock DELLE CELLE DRAM: 2 per le DDR e 4 per le DDR2. Poichè nelle DDR2 è possibile estrarre 4*200 milioni di bit al secondo (in teoria), il bus necessario per trasferire questi dati è di 800 milioni di trasferimenti al secondo, ossia 400MHz di clock, con trasferimento di tipo DDR. In sintesi: sia DDR2 che DDR ESTERNAMENTE usano un bus DDR. Solo che le DDR2 hanno le celle DRAM che funzionano a frequenza più bassa e possono andare a frequenze "esterne" maggiori. Le DDR3 immagino che lavorino con 8 bit per ciclo e quindi, superati i limiti delle linee di trasmissione, potremmo assistere a memorie come quelle delle schede grafiche, dove, non essendoci slot, il segnale viaggia più pulito. Passando alle latenze: se le latenze si riferiscono al ciclo di clock ESTERNO, allora una DDR2 800 CAS 4 equivale ad una DDR 400 CAS 2. Credo che sia così, perchè non vedo alcun motivo per cui quattro banchi di celle DRAM ci debbano mettere più NANOSECONDI di 2 a commutare... Quello che mi ha spinto a fare questo intervento è un articolo di HARDOCP, che mi ha dato una notizia "sconvolgente", che in parte giustifica le non eccelse prestazioni delle DDR2: Nello standard DDR 1, è possibile richiedere al modulo di RAM, dopo l'attesa di tutti i RAS, CAS eccetera, 4 o 8 word da 64 bit in burst, configurabili ad opzione del controller DRAM. La cosa sconvolgente è che le DDR 2 supportano SOLO burst di 4 word e non di 8: in configurazioni mono canale, con una sola CAS latency è possibile riempire una linea di cache da 64 byte (8 word da 8 bytes) con le DDR, mentre con le DDR2 sono OBBLIGATORIE due latenze CAS. Per i dual channel il problema non si porrebbe, ma TEORICAMENTE (e spero vivamente che l'Athlon 64 lo faccia) è possibile con una sola latenza CAS riempire DUE linee di cache consecutive. Con le DDR2 questo non è possibile. Spero di essere stato esauriente. Saluti, Bjt2.