Quote:
Originariamente inviato da DomenAMD
Mi correggo...ho riletto meglio l'articolo,praticamente si otterrà come risultato una mobo più semplice con più slot disponibili..scusa dumah se ti ho detto una cazz@t@...
|
lo scopo è quello, ma ANCHE (potenzialmente) :
- realizzare schede madri con canali di memoria in numero maggiore (6,8... utili soprattutto nei server), con una complessità in termini di routing delle piste, non superiore a quella di un dual channel DDR attuale ... oltre che con supporto a un numero maggiore di moduli per canale (solo che probabilmente, più moduli si installeranno, più le latenze complessive del canale aumenteranno... un po' come accadeva con il sistema rambus, che infatti dei diagrammi sul sistema FB, che vedeva le dimm connesse praticamente in daisy chain, ed anche i segnali e la piedinatura del modulo FB, mi han riportato alla mente)
- implementare nuove capacità direttamente sul modulo, riguardanti correzione di errore e diagnostica (quello che viene definito "buffer" fa sì le veci del "registro" dei moduli ddr buffered, ma: è anche un convertitore da un protocollo a un altro, quello DDR; integra la logica ECC, e "ricorda" la storia del modulo, cioè quanti errori si sono verificati e quante volte sono stati corretti)
- implementare queste nuove capacità impiegando normali chip DDR2 di produzione standard e royalty free, e quindi l' "infrastruttura produttiva" del settore memorie mainstream