Quote:
Originally posted by "rmarango"
Il PLL e' effettivamente il generatore del clock FSB del microprocessore, la cui frequenza di base e' stabilita di solito da un quarzo per una precisione maggiore.
Quindi e' il diretto responsabile nella generazione del clock FSB, da li' nascono poi tutti gli altri clock tramite divisori digitali della frequenza.
Saluti
|
Thx,quindi in teoria il bios mi da la possibilità di dividere il fsb con diversi valori di pll x variare il bus di pci/agp?
So che è quasi impossibile che il kt400 mi dia questa possibilità,ma un pò di speranza c'è sempre
.
Ciao
Ciao