Spero non sia già stato postato nelle 24 pagine di 3D
ma ho trovato il significato tecnico delle impostazioni del programmino
Spiegone:
K7 implements a Clock Control (CLK_Ctl) MSR
(C001_001Bh) that determines the internal clock
divisor when the AMD Athlon system bus (S2k bus)
is disconnected.
Clock divisor encoding:
8 - 000
16 - 001
32 - 010
64 - 011
128 - 100
256 - 101
512 - 110
Divisors position in MSR (low part):
Halt Disconnect Divisor: bits 2,3,6
Stop Grant Divisor: bits 14,15,18
