AMD punta sull'innovazione con il chip stacking per i futuri Ryzen
https://www.tomshw.it/hardware/amd-p...i-futuri-ryzen
E' sempre sullo stesso discorso.
Come riporta il testo "
Tuttavia, come spesso accade con i brevetti, ci vorrà tempo prima che questa soluzione raggiunga il mercato", ciò è vero, ma è per Zen6 che è dato fine 2026/inizi 2027.
Ma il punto è... che il tempo per implementare queste tecnologie serve a tutti, ed ancor più che l'architettura e quant'altro sia progettata per prevedere queste implementazioni.
E' ovvio che non sia una esclusiva di AMD, ma certamente AMD, ora come ora, ha un vantaggio di almeno 2 anni, probabilmente di più, basti pensare che la L3 3D Intel la dovrebbe implementare nel 2025 ma solamente per Xeon, per poi (forse) portarla nel desktop nel 2026.
N.B.
La L3 3D, il chip stacking e quant'altro, non portano prestazioni superiori rispetto ad una stesura "normale" (nel senso che un chiplet Zen5 con 96MB di L3 nativi, probabilmente performerebbe anche meglio), ma aumentano enormemente le rese riducendo i costi.
Il vantaggio AMD in questi anni non è stata la prestazione in sè, ma un costo/prestazione di gran lunga più basso tra monolitico vs MCM + features, che ha aumentato e non di poco i margini (a lei) e ridotto agli altri.
--------------------
Il discorso nanometria e prezzo del wafer è complesso... ma grosso modo è così:
Le nanometrie più spinte aumentano il costo dell'area, ma nel contempo aumentano la densità. Cioè, un Wafer più anche raddoppiare il costo, ma se nella stessa area ottiene 2X transistor, il costo a die rimarrebbe lo stesso.
Conta la resa a regime.