Quote:
Originariamente inviato da emanuele83
ho letto tsmc che con 3 nm arriva a 0,75V ma mi sembrano tensioni alte. ho un 65nm ache se non erro ha intorno a 1.2 volt dicore voltage.
il punto č che tensioni cosė alte in transistor cosi piccoli portano il campo elettrico tra le armature del condensatore di gate a livelli molto alti.
|
La tensione di soglia dei semiconduttori basati su silicio dopato varia da 0.6V a 0.8V.
Se si usa la logica CMOS non puoi scendere sotto la tensione di soglia, altrimenti non di riesce a commutare di stato.
Ci sono delle soluzioni che aggirano il problema con pompe di carica, ma per quel poco che ne so la cosa complica la progettazione ed aumenta l'area utilizzata sul chip.