[MariuSSSS]

Originariamente inviato da Gello

Praticamente lo standard DDR5 include questo in chip ECC correction quindi tutti i moduli ce l'avranno, questo controllo non va confuso pero' con l'ECC a cui eravamo abituati adesso (e che ancora esiste), la "inline" ECC che siamo abituati a vedere su server e quant'altro (in casa la uso sul nas e sulle VM ad esempio), serve per assicurarsi l'integrita' dei dati in RAM dalla partenza fino alla scrittura sul disco o cmq verso l'end point di nostri dati caricati in RAM.

Questa inchip correction ECC invece servira' ad assicurare l'integrita' dei dati finche' questi rimangono sulle celle del modulo stesso, in breve a causa dell'avanzamento del processo produttivo, decrementa la distanza fra i transistor nei chip, il calore generato tende a creare thermal bitflips (errori in sostanza) e grazie a questo controllo ulteriore, questi errori vengono individuati e fixati.

Il tutto porta ad avere una produzione maggiore di chip che senza un controllo extra (in chip ECC appunto) potrebbero portare a instabilita', quindi teoricamente dovremo avere macchine un pelo piu' stabili e un prezzo dei moduli minore (fra un bel po') in quanto i produttori potranno vendere chip di qualita' inferiore (tutto molto relativo).

Spero di avere riassunto bene, ho tralasciato alcune cose per semplificare.

Sì, senza contare che il power management sarà interno al modulo stesso.