[paolo.oliva2]

@affiu

Ho letto un articolo di Tom's su CPU Intel (non trovo il link ora) che il vantaggio prestazionale da un X4 ad un X6 con carico da X4 era più per l'aumento della L3 complessiva che per i 2 core in più, mentre da X6 a X8 (con carico da X6) il guadagno non c'era. Credo che il senso della prova era. se l'architettura Intel avrebbe incrementato l'IPC se la L3 fosse aumentata.

Il discorso secondo me è che soltanto AMD (per Zen) e Intel (per la sua architettura) conoscono i colli di bottiglia e dove si può guadagnare... Tutto cambia a seconda di cache esclusive o inclusive (ed ovviamente la capacità incide), dalle latenze e dal tipo di RAM di sistema... e, probabilmente, anche se MCM o monolitico. Esempio Zen APU ha una L3 dimezzata vs X86... e non credo che la scelta sia per diminuire il costo, quanto, forse una L3 dimezzata ma più veloce rende meglio in proporzione ai costi.

Comunque ci sono cose che io non comprendo (e non posso comprendere visto le mie limitate conoscenze tecniche), però ricordo che i "guru" confrontando i dati sulla carta delle potenzialità elaborative dei core Zen vs core Intel, vedevano capacità simili, per una cosa meglio uno o l'altro. Ora, il +19% circa di IPC da Zen a Zen2 diciamo che è stato facile, in quanto se hai un IPC inferiore ad Intel, è ovvio che i margini di aumento siano superiori, ma se poi hai un +5% vs Intel (Zen2) e ottieni comunque sempre +19% (Zen3 vs Zen2), allora ti viene da pensare... e poi, gli stessi core ottenere +15% con la L3 impilata, Azzo...ma allora quei core avevano ben più potenziale... e poi se si pensa che con Zen4 si parla di +20-25% di IPC... ti viene da pensare che se l'incremento di IPC addirittura aumenta, saremmo ben distanti da qualsiasi limite architetturale.

Ti dirò di più, molte features AMD, come ad esempio la L3 condivisa tra X86 e iGPU, erano progetti ottimi ma gambizzati dai limiti tecnologici silicio e dai costi commerciali... ma con l'evoluzione TSMC, diventano disponibili di massa. Esempio, la L3 impilata, se non fattibile per la massa, l'alternativa sarebbe stata un chiplet con L3 superiore esclusivo per Epyc, ma ciò avrebbe aumentati i costi (una catena specifica e una resa inferiore, sia per l'aumento dei transistor a chiplet che per un tempo di affinamento produzione più lungo.
Con l'impilazione L3, pure la L3 diventa MCM, e la resa pure. Una cosa è una L3 256MB in un unico die, tutt'altra 4 cache da 64MB o 8 cache da 32MB, con ovvia ripercussione dei costi e quindi della fascia disponibile all'implementazione. Una cosa è offrire un Epyc con 1GB di L3 e farlo pagare 15000€, tutt'altra la stessa cosa (in proporzione) su un X16 desktop e venderlo a 700€.

Però, e torno a ripeterlo, AMD non è una Onlus, serve una Intel competitiva, per far sì che le innovazioni siano più proporzionate ai costi e non all'esclusività dell'offerta.
Quando Intel vendeva il suo X28 monolitico a 25000$, era dovuto anche ad una resa del 40%, ha ben poco a che vedere ad un Epyc X64 che da 4000$ passa a 10.000$ sullo stesso nodo e a costi produzione simili.
In un articolo ho letto che la L3 impilata costerebbe circa 27$ in più a chiplet..
non so se riferito esclusivamente al costo silicio o compreso l'impilamento, ma esageriamo, diciamo 50$ a chiplet, 8 chiplet fanno +400$, allora dai 4000$ di un X64 "normale" passeremmo a 5000$ circa, non certo 10000$.