Quote:
Originariamente inviato da paolo.oliva2
Ma se applichi dei principi che sono fissi, il risultato non può cambiare.
Zen4 non è un'altra architettura, è un'evoluzione di Zen3, e, come tale, si suppone che migliori l'efficienza architetturale. Quindi si dà per scontato che Zen4 migliori l'efficienza di Zen3, come lo è stato Zen3 su Zen2 e Zen2 su Zen. Il salto di nodo in Zen lo si è sempre sfruttato nel numero di core massimo, bilanciato con l'aumento di IPC.
Cosa abbiamo visto in questi anni? Zen 1000 era il primo abbozzo, Zen 2000 ha migliorato la gestione delle frequenze massime, Zen 3000 l'interscambio tra CCX e l'introduzione del PCI4, Zen 5000 ha cambiato il CCX a X8, Zen4 non sembra aver toccato l'ossatura, nel senso che non si è passati a PCI5 e il CCX è rimasto X8, quindi è presumibile che gli interventi siano nei core, come sembra il raddoppio della FP, e vedremo la dimensione delle cache.
Se operi solamente nei core, quindi, e ti ritrovi tanto margine da spendere (+25-30%), beh, cosa aumenta se non la prestazione? Tra l'altro sembra che il motherchip passerà a 7nm dai vecchi 12-14nm.
Il buffo di Zen è che sembra (almeno a me) una evoluzione che di per sé è continua e tutte le evoluzioni vengono implementate alla nanometria disponibile e nel modello X commerciale.
Esempio... un APU? Cosa abbiamo disponibile? Core Zen2 e RDNA? OK, nel modello X, poi core Zen3 e RDNA2? Modello Y,. RDNA3 e Zen4? Modello Z.
Ma se oggi si produce il modello X, stai certo che il prossimo sarà tutt'altro che lo stesso su un altro PP.
|
sono d'accordo sul fatto che per il prodotto finito all'utente non sia rilevante sapere quale sia la densità e che conti in maniera prioritaria il prezzo/prestazioni (anche affiu a mio avviso ha ragione sull'importanza del perf/W che emerge tra le righe, anche se considera il TDP che con le nuove cpu e i sistemi di boost/power limit è relativamente poco significativo di suo), hai sollevato la questione e credevo ti interessasse.
sul discorso dell' evoluzione ho capito cosa intendi, ma l'altro post esprimeva un concetto diverso in cui scalavi la variazione di efficienza senza tener conto della condizione a cui sia riferibile e considerando che l'aumento di densità possa permetterti una condizione paritaria tra due opzioni che non lo sono**, devo averti frainteso io.
riguardo all'applicazione di principi che sono fissi:
ricordi per esempio i grafici che postò bjt per paragonare i processi 14nm con gli andamenti frequenza/tensione che a seconda delle diverse condizioni di funzionamento si discostavano in maniera differente?
il rapporto di efficienza tra due sarebbe puntualmente variante, se non ricordi il grafico immagina di avere due parabole quasi sovrapposte dall'origine fino ad un certo punto che poi curvano a salire creando un profilo ad U, nella prima parte sarebbe quasi pari l'efficienza nella seconda no, ignorando la condizione in cui la valuti ti si falsa il ragionamento che applicheresti.
in sostanza stai considerando costante un fattore che è variabile.
sul progetto/prodotto finito poi contano molto le decisioni abbinate al salto di nodo, per esempio:
- i primi zen da 4,8miliardi di transistor su 213mmq(di cui 44mmq per CCX) e power limit poco sopra 100W per il 1800X (tra l'altro era pressochè coincidente con il TDP nominale);
- zen2 con 3,8miliardi (x ogni chiplet, di cui 31,3mmq per ogni CCX) in 74mmq +2,09 miliardi nel I/O GloFo da 125mmq ed estensione del power limit a 142W, considerando 3800X e 3950X.
**aumentare la conta dei core o dei transistor a core, ipotizzando che sia la stessa cosa a livello di superficie (anche se non è detto che lo sia per ragioni che non ha senso discutere in questo momento) non ti porterebbe a soluzioni paritarie prestazionalmente e nemmeno di fabbisogno energetico poiché non tutti i blocchi logici operano simultaneamente e di conseguenza non tutti i dispositivi che li compongono.