Ti darei ragione se intel avesse mantenuto tick e tock ma non solo da haswell per i problemi di resa dei 14 nm ha allungato con un tock in più senza ufficializzare la cosa e poi è passata al PAO ma non rispettandolo manco al primo anno
westemere - tick (nehalem shrinkato a 32 nm) ma non su socket 1156
sandy bridge -> tock -> nuovo scoket 1155
ivy bridge -> tick (sandy a 22) -> stesso socket 1155
haswell -> tock -> nuovo socket 1150 (da qua introduzione FIVR nel die cpu)
haswell refresh -> tock+ -> sempre stesso socket 1150
broadwell -> tick rinominato in Process (haswell a 14 nm) -> stesso socket 1150
skylake -> Architecture -> nuovo socket 1151 (niente FIVR nel die cpu si ritorna al vecchio)
kabylake -> Optimization -> stesso socket 1151
Ora se tutto andava come dove andare, ma le ciambelle in casa intel iniziano a venire sempre più con i buchi non centrati, si sarebbe passati alla fase di Process con i 10 nm e la reintroduzione del FIVR nel die (così davano le voci). Peccato che problemi di resa abbiano costretto intel ha ottimizzare ancora il processo produttivo annuale creando i famosi 14++ e a creare coffelake (che architetturalmente è identico a sky/kaby essendo ancora nella fase di Optimization). Ma anche cannolake sarebbe stato solo un srhink a 10 e quello che cambia è solo l'aumento dei core e la reintroduzione del FIVR.
Ora intel aveva tre possibilità:
1) allungare la vita del socket 1151 creando coffelake con i 14 ++ senza integrare il FIVR e mantenendo retrocompatibilità ma avrebbe voluto dire dover arrivare anche con cannolake sempre senza FIVR e con retrocompatibilità visto che solitamente il socket intel lo cambia nella fase di nuova architettura (tiger lake?).
2) fregarsene delle retrocompatibilà, fare un socket 1151v2 e inserire già ora i FIVR in modo da rendere almeno compatibile questa versione 2 del socket ai futuri cannolake (fase di process a 10 nm)
3) la più "malata" fregarsene della retrocompatibilità, fare un socket 1151v2 ma senza FIVR nelle cpu e così non rendere compatibile questo nuovo socket con cannolake e quindi ritrovarsi con un socket per coffelake e uno per cannolake e poi ovviamente uno nuovo per la nuova architettura.
Ora dipenderà da intel ma immagino che la 1 sia andata anche perché intel ha bisogno di tenere gli slot produttivi in caldo e avere nuovo socket con nuovi chipset aiuta.
Tra la 2 e la 3, vedo improbabile la 3 perché sarebbe un suicidio commerciale avere un socket per una fase di Optimization+ (che non ci sarebbe dovuta essere) e altro socket per una fase di Process e vedo molto probabile la 2 e metto come giustificazione tecnica il fatto di aver già previsto i FIVR in cannolake ergo sono stati "costretti" a integrarli anche in coffelake e quindi a fare un socket 1151v2 per tutti e due.
Questo è l'idea che mi sono fatto e non bella perché purtroppo coffelake avrà solo l'arma dei core in più e la frequenza sparata al massimo (chissà che delid e oc si potranno fare) perché se non si sbriga a buttarlo fuori invece di scontrarsi con l'attuale ryzen summti ridge dovrà farlo con pinnacle ridge e amd solitamente quando cambia architettura nella seconda revisione guadagna principalmente frequenza (e qui anche lei passa dai 14 GF ottimizzati più per i consumi ai 14+ ottimizzati per le prestazioni) ma anche qualche punto di IPC (vedi buldozer - piledriver sempre su 32 nm).
Io personalmente non vedo l'ora di vedere cannolake per capire senza cambiare architettura radicalmente (quindi diversi stadi delle pipeline e diverso FO4) quando intel può tirare ancora in sù le frequenze con i 10 nm o farà come con ivy bridge o broadwell che ha guadagnato più nei consumi che sulle frequenze, e altrettanto sono curioso di vedere invece la nuova architettura tiger lake se si discosterà e quanto dalle precedenti (io mi aspetto di sì)
