[Grizlod®]

Originariamente inviato da paolo.oliva2

Non capisco parecchi punti che hai scritto.
Secondo il mio punto di vista, quando si crea un'architettura, sulla carta ci possono essere 1000 soluzioni/varianti che poi quando la si porta sul silicio tutto diventa un compromesso.

Possibile, sì...

Faccio un esempio... l'IPC è disgiunto dalla velocità delle cache, semplicemente perchè nella ricerca della massima prestazione la si trova pure nel centellinare il TDP dove se aggiunto serve realmente.

E' disgiunto xkè la L3 è considerata esterna al core e cmq lo stesso core Zen sembra essere molto contenuto (rumors), per cui il die della CPU, potrebbe venir sfruttato al meglio con un adeguata capienza.
Poi subentra sempre il discorso pp.

Nel senso, BD non aveva poco IPC perchè le cache erano lente, ma aveva cache veloci quel che basta per non fare da collo di bottiglia ai core.
Facendo un esempio... la L1 e L2 hanno lo stesso clock dei core, quindi si presume ottimizzate per come dovevano lavorare i core. Occando l'NB (e quindi la L3/MC), non si ha il minimo miglioramento, quindi è ovvio constatare che la L3 non faccia da collo di bottiglia. L'MC, con DDR3 1600 o 2500MHz non aumenta l'IPC, quindi anche la parte MC non fa da collo di bottiglia.
Se poi considerassimo che la L3 non è inclusiva e/o l'architettura modulare fa si che il core di un altro modulo non possa attigere nella L2/L1 di un altro modulo, beh, questa è l'architettura BD, con i suoi pregi e difetti.

Vi sono programmi/applicazioni che non ne traggono giovamento; mi ricordo per esempio BOINC (od almeno parecchi progetti).
So per certo pero che ve ne stanno una miriade che migliorano, anche considerevolmente, le performance. Videogames in primis.
Non so che prove tu abbia fatto e che programmi usi solitamente, ma di sicuro, non fanno testo...in generale per affermare ciò.

Comunque non è solo questione di stesse velocità di frequenza dei core del processore per le L1, L2, ma anche di capienza, set associative, line size e di implementazione nella microarchitettura.

Il tutto, che si voglia BD e/o Zen, si avvarrà delle DDR4 e qualsivoglia, si aumenterà la banda, ma poi, alla fine, sarà la stessa minestra. Cioè... soluzioni per l'I/O dei dati ai core ce ne sono... il tutto sta nell'implementarle in caso di necessità.

Ma spero/credo vivamente di no!
Non abbiamo bisogno della stessa minestra, ma neppure AMD ne ha bisogno!