Quote:
Originariamente inviato da cdimauro
Per questo tipo di conteggi non conta in quanti stadi è divisa la pipeline (che riguarda "soltanto" in che modo è stata "spezzettata" un'istruzione), ma quante pipeline ci sono, quante istruzioni sono decodificate in un ciclo di clock, e quante ritirate (esecuzione completata) sempre in un ciclo di clock.
Se un processore ha 3 stadi e un altro 11, ma entrambi hanno una sola pipeline, e riescono a decodificare e ritirare una sola istruzione per ciclo di clock, quello rappresenta il massimo che entrambi riescono a fare: un'istruzione per ciclo di clock.
La lunghezza della pipeline influenza l'efficienza (possibilità di "interrompere" prima o più tardi la catena di montaggio a causa di un salto) e le frequenze raggiungibili (più stadi -> calcoli "spalmati" lungo la pipeline -> stadi più semplici -> maggior frequenze raggiungibili).
Comunque ho dato un'occhiata a Dhrystones, e penso sia il caso di evitare di utilizzarlo come misura.
|
Non so bene come funziona quel benchmark, non mi sono mai interessato comunque è la metrica di misura dei processori ARM (la usano anche per le architetture custom di Snapdragon e Apple).